当前位置:首页 > 智能硬件 > 半导体
[导读]【导读】16日,台积电宣布,与北京清华大学共同发表65奈米产学合作成果,该校于半数位锁相回路(Phase Lock Loop)以及类比数位转换器(Analog Digital Converter)二项研究,因台积电在台湾晶圆厂所提供的65nm制程晶圆共

【导读】16日,台积电宣布,与北京清华大学共同发表65奈米产学合作成果,该校于半数位锁相回路(Phase Lock Loop)以及类比数位转换器(Analog Digital Converter)二项研究,因台积电在台湾晶圆厂所提供的65nm制程晶圆共乘服务,创下世界级的里程碑,为中国的积体电路设计业带来创新发展。

16日,台积电宣布,与北京清华大学共同发表65纳米产学合作成果,该校于半数位锁相回路(Phase Lock Loop)以及类比数位转换器(Analog Digital Converter)二项研究,因台积电在台湾晶圆厂所提供的65nm制程晶圆共乘服务,创下世界级的里程碑,为中国的积体电路设计业带来创新发展。

台积电今(2010)年起在台湾晶圆厂提供北京清华大学学生多次65奈米及90奈米制程晶圆共乘服务,让该校学生们在台积电协助下,落实系统单晶片(SoC)的数位、类比、射频混合信号积体电路设计以及IP等先进研究专案的创新开发,台积电表示,目前已有具体成效。

在锁相回路电路方面,已领先业界开发半数位(Semi-Digital)的设计方式,有效改善传统全类比(Full Analog)及全数位(Full Digital)设计所导致的高漏电与高耗电的缺点,达到先进制程缩小晶片尺寸并能同时降低耗电的显著成果,与国际已发表的传统设计相较具有明显优势。

类比数位转换器方面,北京清华大学针对无线通讯产品所需的类比数位转换器进行研究,提出简化放大器与比较器的设计,在台积电65奈米制程1volt(伏特)标准工作电压下,其信号对谐波失真与噪声比(Signal to Noise plus Distortion Reduction, SNDR) 精确性高达95dB (分贝),同时耗电小于380μw(微瓦),并且在工作电压降低到0.6volt时,仍然保有90.2dB的SNDR水准,突破业界现有的SNDR表现。

本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除( 邮箱:macysun@21ic.com )。
换一批
延伸阅读
关闭