欧盟开展计划确保纳米级集成电路可靠性

[据欧盟研发信息服务共同体网站2013年9月19日报道]按比例缩放的纳米电子集成电路特征尺寸的减小使芯片性能越来越不可靠。欧盟已经设立计划，发展克服这一问题的技术。

纳米级按比例缩放的互补金属氧化物半导体（CMOS）的主要挑战是控制如边缘和粗糙度的几何公差变化。否则，这种挑战将导致电路性能对难以控制的统计过程变化（PV）极为敏感。

由欧盟投资的MANON计划使学术界、工业界以及小企业共同合作，创造考虑过程变化因素和对过程变化不敏感的电路设计技术、工具及模型。

该计划主要采用多目标优化算法，符号技术和数字化统计仿真技术。该计划也促进工业设计、现实测试案例和电子设计自动化软件等方面的技巧和实践方面的交流。MANON计划研究包括与神经网络结合的符号模型降阶（SMOR）技术在内的三种不同方法。

MANON计划的目标是尽可能开发一种能生成参数化行为模型的自动化方法，包括最大相关统计过程信息，以使：统计分析和仿真能应用于系统级；降低模型生成难度；确保建模仿真精度，并将相关方法拓展应用于非线性集成电路。

该计划所发展的模型将能支持设计人员进行系统级校验，也将能支持用户根据工作情况和过程变化对设计进行微调。