IEEE1588时钟同步在PTN网中的实现

摘要：详细分析了IEEE1588时钟同步的基本原理，介绍了阿尔卡特朗讯TSS-5产品中实现IEEE1588时钟同步系统的方案，给出具体的硬件架构框图以及系统功能框图，最后列出TSS-5网元在实验室做的时间性能实验。实验结果表明TSS-5时钟同步具有稳定的性能，同步精度达到亚微秒级，可满足PTN产品高精度时钟同步的要求。
关键词：分组传输网；精确时间协议；IEEE1588；时钟同步；边界时钟

    业务IP化、传送分组化是通讯技术发展的必然趋势。PTN基于纯分组内核，融合了传输网的可靠性与数据网的灵活性，在拥有全面电信级特性和强大管理能力的同时，又继承了良好的可扩展性，并具备高效的统计复用能力，能适应高价值分组业务的承载要求。PTN分组传送网是目前公认的取代SDH的下一代传输技术。而IEEE1588时钟同步技术是PTN分组网络的关键技术之一。
    在工业测量和控制等应用领域，目前大量使用基于网络通信和本地计算的分布式系统。为了确保分布式终端能够实现精确的数据采集、运行控制等实时性任务，需要整个系统具有统一的参考时间，并且应该使所有分布式终端的本地时钟与该系统时间保持同步。分布式终端与系统时间的同步需要依靠某种通信协议完成，为了使不同的系统器件和网络设备提供商之间互联，美国电气和电子工程师协会(IEEE)开发并发布了“网络测量和控制系统的精密时钟同步协议标准(Precision clock synchronization protocol for networkedmeasurement and control systems)”，即IEEE1588协议，简称为PTP(Precision Time Protoco1)协议。IEEE1588协议是一种网络时间同步协议，具有亚微秒级的时间同步性能、良好的载体移植能力及穿透非1588网络的贯通能力。IEEE1588有三种时钟模式：普通时钟(OC)、边界时钟(BC)和透明时钟(TC)。OC通常是网络始端或终端设备，该设备只有一个1588端口且只能作为Slave(从端口)或Master(主端口)。BC是网络中间节点时钟设备，该设备有多个1588端口，其中一个端口可作为Slave，设备系统时钟的频率和时间同步于上一级设备，其他端口作为Master，可以实现逐级的时间传递。TC是网络中间节点时钟设备，实现1588报文透传。

1 IEEE1588同步原理
    IEEE1588通过交换报文来确定主时钟(Master)和从时钟(Slave)之间的时间偏差及报文传输的网络延迟。图1为IEEE1588同步原理图。M aster端发Sync消息给Slave，Sync消息中包括其离开Master时的时间t1，Slave接收后记录该消息到达时间t2；Slave发Delay_Req消息给Master，并记录Delay_Req的离开时刻t3；Maste端记录Delay_Req到达时间t4，并通过Delay_Resp把t4发回给Slave。Slave根据t1，t2，t3，t4来计算主从时间偏差及传输的网络延迟。

    这里把主从时间偏差记作△toffset，而发送Sync消息传输需要的时间记作△tdelay，发送Delay_Req消息传输需要的时间记作△tdelay 34。
   
    在IEEE1588协议里假设网络双向传输是对称的，我们标记传输的网络延迟为△tdelay，即公式(3)。

    从原理中可以看出传输的网络延迟严重影响时钟同步精度。传输的网络延迟包含协议栈、存贮转发及物理网络上的传输时延。物理网络所产生的线路延时一般是稳定的，而协议栈及存贮转发在运行过程中由于受不确定因素影响会产生较大的抖动，这对同步的精度有较大的影响。为此IEEE1588协议提出了一种基于软件和硬件相结合的时间同步方法，将时间戳的标记点下移到MAC层和PHY层之间，即图2中的A点，降低协议栈及业务流量对同步时间的影响，使同步过程中的主要延时为物理层延时，如图2所示。

2 IEEE1588时钟同步系统的实现
    1850TSS是阿尔卡特朗讯推出的PTN传送解决方案，1850TSS系列产品实现了IEEE1588时钟同步。TSS-5产品IEEE1588时钟同步的系统硬件架构设计如图3所示。从系统的功能上分，可以把该系统分为6个功能模块：物理PHY模块，时间戳模块，MAC模块，包处理模块、时钟处理模块和IEEE1588协议处理模块。相比一般的PTN节点，为支持IEEE1588时钟同步该网元增加了时间戳模块、IEEE1588协议处理模块和时钟处理模块3部分。

    时间戳模块包括时间戳产生器，对输入输出消息进行识别分类，并对事件消息进行时间标记。在接收方向，FPGA负责识别Sync与Dly_Req包，并把收到包的时间插入到IEEE1588报文的TLV里，然后把报文转发给交叉芯片，由交叉芯片转发给CPU口的IEEE1588协议处理模块(软件模
块)。在发送方向，FPGA会在Sync与Dly_Req报文发送之前，为报文打时间戳，更新IEEE1588报文中的CF以及发送时间。

    IEEE1588协议处理模块主要包括最佳主时钟(BMC)算法与本地时钟同步LCS算法。BMC算法其作用为：建立主从同步链，保证时钟路由不成环；支持多个时间源的自由选择和自动切换。协议处理模块通过BMC算法来决策哪个时钟是最好的，并据此来决定端口的下一个状态值是Mas ter、Slave还是Passive。然后根据主从节点的运行状态发送不同的IEEE1588报文。LCS算法则根据IEEE1588报文里的时间戳信息，计算出传输的网络延迟及主从时间偏差，并利用主从时间偏差调整本地时间，完成本地时钟节点与主时钟的校准。
    时钟处理模块在Server模式下，接收GPS或1PPS／ToD等信息作为GrandMaster时钟，提供时间戳产生时的精确时间；在Slave状态时，接收IEEE1588协议产生的时间差值调整本地时间；在Master状态时提供精确的本地时间用于时间戳的产生，同时也可输出1PPS／TOD信息供外部设备使用。特别说明一点儿，为了让1588协议处理模块接口保持一致性，FPGA仿真成Master，把接收的1PPS／ToD信息进行预处理，转换成Announce和Sync消息再转发给协议处理模块。

3 时钟同步性能测试
    PTN网络时间传递性能受时间传递方法的影响较大，不同的方法，不同的网络拓扑，其输出同步相位及时钟抖动相差较大。2011年TSS-5参与并通过了中国移动PTN测试，TSS-5时钟同步性能表现稳定。这里给出实验室的测试结果。测试设备连接如图5所示，由GPS提供ToD信号，频率与时间测量仪1PPS信号同步，输出1PPS信号到时间测量仪。测试的时间性能如图6所示，实验结果表明时钟同步具有稳定的性能，在主从同步稳定后，时间偏差在-100～100ns。

4 结束语
    实验结果表明TSS-5时钟同步具有稳定的性能，同步精度达到亚微秒级，可满足PIN产品高精度时钟同步的要求。利用IEEE1588协议实现PTN网络的时间同步是是未来移动承载网研究和发展的一个重要方向。非对称光纤链路的时延计算与补偿、链路保护倒换的收敛时间、网络OAM等问题是TSS-5产品正在研究实现的重点问题，而这些也正是PTN急需解决的问题。