最新全能数控电源IC—ADP1043A(三)

摘要：随着数字技术的发展和成熟，电源产品更多地向数字化方向发展。采用数字技术可减小电源高频谐波干扰和非线性失真，同时便于CPU数字化控制。文中重点介绍了ADP1043A的功能、原理及具体应用细节。ADP1043A的创新架构能支持多种拓扑结构，其图形化的操作界面、丰富的监控和管理功能，非常方便技术人员操作，也改变了以往对数字电源的认识。
关键词：ADP1043A；EEPROM；OrFET控制；同步整流(上接第6期)

2．16 OrFET控制
    栅控制信号驱动外部的OrFET。OrFET的栅控用从另外一个电源浮动入本电源的来，这可以确保功率电流仅从电源输出端给出且为插线模式。OrFET电路仅在ADP1043A接到低边检测电阻时才使用，OrFET电路对高边电流检测时没有用处。
    GATE端为一个漏极开路的N沟MOSFET。推荐外部使用2．2kΩ上控电阻，其输出通常为高，以保持OrFET关断，当启动电路实现以后，GATE输出拉底，允许OrFET导通。OrFET导通和关断阈值可以独立调节，GATE输出是CMOS电平(0～3．3V)，需要一个外部驱动器来开关该MOSFET。
OnMOSFET可以用三种方法关断：故障标志、快速OrFET控制电路、精确的OrFET控制电路。
    快速OrFET控制有反向电压跨越CS2+和CS2-用一个模拟比较器执行，如图10所示。如果CS2+和CS2-之间的电压差大于快速OrFET的阈值，调节寄存器0*30，OrFET即可关断。

    精确的OrFET控制还是用跨越CS2+和CS2-的反转电压去禁止OrFET。如果CS2+和CS2-之间的电压差大于OmV，则OrFET也被禁止，精确的OrFET电路可以更精确，但要比快速的OrFET电流慢。OrFET导通电路要有VS1和VS2之间的电压差，当从VS1到VS2的正向压降大于OrFET使能阈值时，则OrFET使能。OrFET的使能阈值可以设置到正常输出电压的-0．5％、0％、1％或者2％。[!--empirenews.page--]
2．17 轻载模式工作
    PSU1增大电压从12～12．1V，PSU1和PSU2两个都是CCM，所以PSU1远处电流和PSU2漏入电流连续的。在PSU2 10ms以后，精确的控制OrFET关断，以防止电流折返，注意OrFET电压在传输期间是坚固的，因为PSU1和PSU2为连续电流模式(CCM)。
2．18 VDD
    当VDD电压加上时。在调节电源的功能部分之前，确切的时间消逝了。当VDD上升到启动点以上，UVLO电平之中，它以大约20μs去给VCORE令其达到2．5V工作点电压。EPROM目录随后下载到寄存器，下载需要25μs。在EEPROM下载后，ADP1043A准备工作，如果ADP1043A调节到启动电压，则软启动的谐波开始。
2．19 VDD／VCORE OVLO
    ADP1043A加入过压保护(OVP)，在VDD或 VCORE电压上升起过OVLO阈值时，响应会被调节。该电路设置可以被忽略，但推荐用户不要调节OVP电路。
2．20 P．G信号
    ADP1043A有两个P．G．信号。电源PGOOD1和故障标识，在以下条件下可以设置：CS1快过OCP，CS1精准OCP，CS2精准OCP，UVP本地OVP或负载OVP。
    PGOOD2和故障标识，在任何标识下都可以设置，即：电源OrFET，CS1，过速OCP，CS1精准OCP，CS2精准OCP，电压连续UVP，精准OrFET禁止，ACSNS外部标识VCORE OV，本地OVP，负载OVP，OTP，CRC以及EEPROM求锁定。
    PGOOD2端还可以用作中断端，注意主控制器标识设置，PGOOD1和PGOOD2的极性，为有效的低电平。
2．21 软启动
    附加的滤波器用于软启动中，在软启动结束后滤波器被禁止，电压环数字滤波器被用上。
    (1)软启动中的故障条件
    (2)软启动时，如果CS1快速OCP故障条件出现，即进入软启动复位程序，ADP1043A开始另一个软启动进程，还有其他故障标识，此时都不去控制。
    (3)软启动过程
    1)PSON信号在t0时使能，ADP1043A检查内部起始标识OK，这些标识包括VDD OK，GND OK。
    2)在软启动之前，ADP1043A等待时段t1，t1长度在寄存器0*2C中设置。
    3)软启动开始，上斜电源电压于t2开始时。
    4)ADP1043A保持OrFET栅信号关断，OrFET电压差增加(VS1-VS2)，也是因OrFET体二极管导通。当电压差达到OrFET使能阈值时，OrFET栅信号在t3时使能。ADP1043A开始从VS3代替VS1调节电压。
    5)在电源电压增加到VS1，UVP欠压限制点以上时，结束t4时段，UVP标识复位。
    6)在UVP标识复位，所有其他PGOOD1故障条件OK时，则PGOOD1信号使能之前，保持如时段。t5时段长短由寄存器0*2D调节。
2．22 均流功能
    ADP1043A支持两个电源并联均流，而且数字式均流，但是推荐使用模拟式均流，因它提供更好的性能，数字均流要负载线>15mΩ，以防止两电源间的振溢，模拟均流电路还没有发出。
    使用寄存器0*29，Bit3可以调节ADP1043A用CS1电流信息或CS2电流信息作为均流信息。
    (1)模拟均流
    ADPl043A支持模拟均流，从CS1或CS2检测的电流，到达电流输出检测的ADC处，信流正比于此单元达到负载的电流。过滤此数字信流。使用一个外部RC滤波器，电流信息变成模拟电压，这意味着此模拟电压正比于此送出的电流，这个电压与均衡总线比较，如果此元件供出的电流不足，则一个误差信号加到VS3反馈点。这个信号会彼此元件增加输出电压加大电流供应。
    (2)数字均流
     数字均流总线原理很像传统的模拟总线均流，不同点在于均流总线上的电压取代电流，进入数字世界。
     ADP1043A输出一个数字在均流总线上，此数字是电源供出电流的函数，电源用最大电流控制总线(主线)，供出较少电流的电源为(从线)，在下一个周期，从线增加电流输出条件(提高VOUT)。此周期仍为从线，直到它给出更大的电流时，即成为主线，但总在调节公差之内，如图11所示。

    数字均流总线是基于单一导线通信总线原理，即时钟和数控信号含在一起。[!--empirenews.page--]
    当两个或更多的ADP1043A接入时，它们将同步其均流总线的时段，这个同步功能是由通讯框的起始定出的性能。如果ADP1043A热插拔式进入数字总线，直到下一个通讯框才开始，一个新的ADP1043A，监视均流总线，直到停止位，此时均流框结束，然后与其他ADP1043A在下一位开始同步。如图12所示。

    此位的长度固定在10μs，逻辑1定义到高到低的此位开始的传输。由低到高的传输在tBIT的25％处为低到高。
    总线在高时tBIT的整个周期内是理想的(其他总线的激活都是非法的)。Glitches到tglitch时(200ns)，不予考虑。
    数字代表着电流信息有八位长度。ADP1043A用八位MSBS作CS1和CS2的读出器。用此读出作为数字。当读出均流总线在任何处都给出相符的时段到CS1，CS2的电流读出点。
    (3)数字均衡总线等效电路
    每个电源比较数字作为输出能力的供电到总线的数字。
    1)Round1
    在Round1，每个电源第一次位于MSB总线处，如果电源检测出其SMB为相同的值，它继续到Round2，如果检出值低于总线值，它就是从属电源。
    当电源变成从属者，它停止与均衡总线通讯，因为知道它不是主导者，然后它增加其输出电压供出更多的电流。
    如果两个单元有相同的MSB，它们由于继续Round2，因为它们都不是主导者。
    2)Round2
    在Round2，所有电源仍与总线上的MSB通讯，如果电源检测出其MSB少于总线值，这就意味着，此电源必须成为从属，并停止与总线通讯。
    3)Round3到Round8
    同样工作重复进行，直到8个Round允许电源比较其数字，以此方法决定每个单元的主或从。
2．23 数字均衡总线结构
    数字均流总线可以有各种结构．均衡总线环路由寄存器0*29调节，让从属接近主导电源电流，可选择调节寄存器0*2A，初级测或次级测都能用电流均衡信号编程寄存器0*29。
    负载线可以在PSU3之间，此时用数字均流总线，在遥检电压点和负载之间的最小阻抗15mΩ。
(未完待续)