基于PowerPC的高速处理系统设计

　　随着现代大型系统和设备复杂性、综合化、智能化程度的不断提高，PHM(Prognostic and Health Management，故障预测与健康管理)技术应运而生，并在提高系统可靠性、安全性以及降低设备的维护和保障费用等方面表现出了巨大的发展潜力和应用前景[1-2]。

　　结构健康监测系统是对各种大型系统和设备健康状态进行监测、诊断、预测和管理的典型嵌入式应用系统。用于飞机等大型设备的结构健康监测系统是目前PHM技术的研究热点[3-5]，该系统的应用可以有效改善飞机系统的维护方式，降低系统故障发生率和维护保障费用。

　　本项目研制的高速处理系统主要负责结构健康监测系统的整体控制、接收采集系统和传感器接口系统采集到的大量监测数据以及运用复杂算法和智能模型对结构的健康状况的进行整体监控、诊断、预测和管理。该系统在处理能力和数据传输速度方面相比于以前的系统都有了较大的提高，外形符合CPCI-3U规范。

　　1 硬件总体设计

　　高速处理系统主要由中央处理器、存储模块、配置模块、接口模块和时钟、电源电路组成，整体结构图如图1所示。

　　本项目选用飞思卡尔公司具有高度整合性的PowerPC处理器P1010作为中央处理器。存储模块由内存芯片DDR3、系统和应用程序存储器FLASH和配置信息存储器EEPROM组成。配置模块包括POR配置电路和CPLD，其中CPLD也是整个系统的辅助控制模块，对于系统上电时序、POR引脚设置、复位、LED控制和IO扩展等都有重要作用。接口模块包括串口、网口、SATA口和CPCI接口，用于实现本系统与外部的高速数据交互。

　　2 硬件功能模块设计

　　2.1 中央处理器

　　飞思卡尔的QorIQ P1010是一款采用先进安全技术的高性能处理器，内部集成了高性能、Power架构的e500v2内核，有32KB的一级指令缓存和32KB的一级数据缓存，256KB的二级缓存，支持浮点运算和最高800MHz的内核时钟频率，最高数据处理速度可达1600DMIPS[6]，可满足PHM技术对于数据处理能力的要求。同时P1010为用户提供了GPIO、串口、网口、PCI-E、I2C、SATA等丰富的外设接口，具有强大的控制功能，1.1W的运行功耗和19mm×19mm的BGA封装也符合嵌入式设备对于低功耗和小体积的要求。P1010正常工作需要为其配置外围时钟、电源、存储模块和配置模块。

　　P1010有两个时钟信号，系统时钟SYSCLK和实时时钟RTC。本设计采用66.667MHz的有源晶振产生SYSCLK，经内部锁相环电路倍频后为P1010内核和所有与内核同步的设备和接口提供时钟。RTC由实时时钟模块PT7C4338和32.768kHz的无源晶振实现，连接在P1010的I2C控制器上，为系统提供日期、时间信息，也可以用作内核和PIC(可编程中断控制器)的计时器时钟。

　　P1010的内核电压为1V±50mV，工作电流较大，本设计选用Intersil的ZL6100芯片为P1010供电。ZL6100是一个集成了MOSFET驱动的数字电压控制器，它的输出电压误差在±1%以内，输出电流最高为3A，可以满足P1010内核对电压精度和电流大小的要求。

　　2.2 存储模块

　　内存主要用于存放用户数据和代码，为程序运行和保存临时数据提供空间，高速、大容量的内存可以提高系统运行效率。P1010内部集成的DDR控制器支持DDR3和DDR3L两种内存芯片，本设计采用四片256M*8bit、支持800MHz操作频率的DDR3芯片K4B2G0846C-HCK0并联，实现了总共1GB的内存空间。四个芯片并联支持最高800MHz×2×4×8bit=51.2Gb/s的数据传输速率。

　　2.3 配置模块

　　P1010的大多数功能可通过在 信号的上升沿采样POR配置引脚的值来设定，本项目通过上下拉电阻和拨码开关电路对相关POR引脚值进行了配置，主要配置内容如表1所示，其中1表示上拉至高电平，0表示下拉至低电平。

　　要使P1010正常工作，必须通过CPLD对系统上电时序、复位信号、JTAG相关引脚等进行配置，另外，CPLD还可以用于POR引脚配置、系统扩展和整体控制等。

　　2.4 接口模块

　　为实现系统开发过程中与外部主机的通信，本项目采用SP3232芯片实现了符合EIA/TIA-232-F标准的串口通信，采用RGMII物理层收发器VSC8641和一个用于电缆接口隔离的磁性模块24HSS1041-2LF实现了网口通信。

　　P1010的SATA控制器可提供最高3.0Gbps的数据传输速率，通过外接SATA硬盘可以实现结构健康监测数据的快速存储，方便后期回放和研究。

　　P1010内部仅集成了PCI-E控制器，为实现CPCI总线方式的数据传输，本项目采用桥接芯片PEX8112实现PCI-E和CPCI接口的转换。PCI-E接口的参考时钟为100MHz，由PI6C557-05和一个25MHz的无源晶振产生。

　　3 系统测试

　　高速处理系统的PCB板，大小为100mm×160mm，厚度不超过15mm。符合嵌入式应用对于小体积的要求。硬件调试成功后即可进行嵌入式Linux系统移植。

　　本文采用飞思卡尔提供的、面向Linux的软件开发包Freescale Linux SDK for QorIQ Processors为高速处理系统开发嵌入式Linux系统，通过修改SDK中P1010rdb的配置文件得到适用于高速处理系统的配置文件，并在此基础上生成可从NOR FLASH加载的u-boot以及Linux内核和根文件系统。首先，将u-boot写入NOR FLASH[7]，系统上电后可在超级终端看到如图2所示的反馈信息，表示u-boot移植成功。

　　内核和根文件系统有网络和本地两种加载方式，在系统调试阶段，一般采用网络加载方式，方便调试过程中反复修改。系统调试完成后，将其写入FLASH等非易失性存储器，采用本地加载方式，使系统可脱离主机独立运行。

　　系统移植成功后即可进行系统性能测试。在主机上编写C语言程序实现对1000个数的快速排序、选择排序、插入排序，使用gcc编译器生成Linux系统上的可执行文件，将其加载到高速处理系统中并运行，得到它们需要的时间分别为0.124s、0.376s和0.438s，可见高速处理系统具有较强的数据处理能力。

　　4 结语

　　本项目设计并实现了用于结构健康监测的高速处理系统设计，该系统具有高速的数据处理和传输能力，可以满足结构健康监测系统的要求，具有小体积、低功耗等优点。该系统可以移植嵌入式Linux系统，为后期各种算法的开发和移植提供了便利。该系统在实际使用过程中可以根据监测数据迅速的对飞机的健康状态做出评估，也可以用作其他结构的结构健康监测系统的数据处理中心。