ASIC

MathWorks在 FPGA 和ASIC上实现自动化视觉系统设计

Vision HDL Toolbox 自动生成经过 FPGA 验证的代码，适用于高达 8k 分辨率的帧尺寸和高帧率视频

集成电路未来将充满机遇

在集成电路好中，假如我们把集成电路产业的发展按照纵向和横向来梳理，那么在纵向上，由摩尔定律代表的工艺节点的进化会是一条比较清晰的路径，而在横向上，由集成度主导的

S2C 发布全新基于英特尔Stratix 10 GX 10M的Prodigy Logic Systems，用于大型 ASIC 原型设计

国微集团旗下子公司S2C 宣布推出其基于英特尔® Stratix® 10 GX 10M FPGA 的新型大容量 S10 10M Prodigy 逻辑系统系列，用于 ASIC 原型设计。这一新型 ASIC 原型验证系统系列包括单颗、双颗和四颗 FPGA。

Pro Design率先发布基于英特尔全球最大容量的FPGA的原型设计系统

Pro Design近期发布的ProFPGA Quad Intel® Stratix® 10GX 10M FPGA原型设计系统基于全球最大容量的FPGA英特尔® Stratix®10 GX 10M而打造，其ASIC设计容量高达20亿个门。

高性能LED调光引擎技术

繁华的城市离不开LED灯的装饰，相信大家都见过LED，它的身影已经出现在了我们的生活的各个地方，也照亮着我们的生活。开关模式可调光LED驱动器凭借其高效性以及对LED电流的精确控制而闻名。这类LED驱动器还可以提供调光功能，使得最终用户在营造奇幻灯光效果的同时有效降低自身功耗。

联发科推出112G远程SerDes知识产权

MediaTek日前宣布，其ASIC服务将扩展至112G远程(LR)SerDes IP芯片。MediaTek的112G 远程 SerDes采用经过硅验证的7nm FinFET制程工艺，使数据中心能够快速有效地处理大量特定类型的数据，从而提升计算速度。联发科宣布推出最新一代7纳米FinFET的112G远程SerDes IP，为公司定制化特殊应用芯片(ASIC)产品阵线再添生力军。联发科透露，首个采用新IP的合作伙伴产品已在开发中，将于2020年下半年上市。

嵌入式处理器的在线调试方法

在FPGA 设计中使用嵌入式处理器软核( 如MicroBlaze、PicoBlaze 等) 构成可编程片上系统( SystemOn Programmable Chip，SOPC) ，相比于ASIC 具有更好的可修改性和可维护性，得到了普遍的应用。

FPGA难以逾越的瓶颈究竟该如何突破？

5月22日，Achronix宣布推出全新的 “FPGA+”系列产品Speedster7t FPGA，它究竟解决了哪些瓶颈？让我们一探究竟。

FPGA厂商莱迪思：物联网太碎片化，开发AI芯片成本太高

“如果真的找到足够的量开一个ASIC(专用定制芯片)，那的确是好方案，可是问题是物联网真的太广、太碎片化了，开一个芯片费用很高。”在被问到如何看待目前遍地开花的AI芯片时，FPGA厂商莱迪思(Lattice)亚太区事业发展总监陈英仁这样回应。

ASIC稳定成长！联发科3月营收反弹近6成

手机IC设计厂联发科技3月营收回稳，较2月大幅成长57.6%，达223.19亿元新台币(单位下同)，年增10.98%;累计首季营收527.22亿元，较去年同期增加6.18%，符合执行长蔡力行先前的第1季财务预测。

别搞错了！FPGA的对手不是ASIC

如果说CPU、GPU属于封闭式的芯片的话，那么FPGA的独具的可编程性就使得其芯片是开放的，而ASIC虽然表面上看是开放的，但是从本质上来说，在芯片定型之后，是无法进行更改的，是“半开放”的。

ASIC后端设计中的时钟树综合

　　0 引言　　在大规模高性能的ASIC设计中，对时钟偏移(Clock Skew)的要求越来越严格，时钟偏移是限制系统时钟频率的主要因素。而时钟树综合又是减小时钟偏移的有效途径，

系统设计调查：ASIC重点

Mentor ---ASIC /SOC 设计工具介绍

Waves Audio推出第二代MX3000CS ASIC

Waves推出的第二代MaxxBass可改进音频质量，输入动态范围和信噪比(SNR)比现在的MaxxBass改进了6dB。它还增加了噪声门，可改进无声状态下的SNR。 还增加了一些I²C支持的

SYNPLICITY推出面向ASIC设计综合引擎DSP ASIC版软件

三维视频深度图像处理及其ASIC实现

茂纶推出Altera StratixII系列ASIC Pro...

一种基于ASIC的高速异步FIFO设计

基于Astro工具的ASIC时序分析