半导体晶圆测试中，探针接触为何漂？温控分档怎么稳？

测试环节看似只是筛选已完成的芯片，实际上它本身也会制造偏差。晶圆级参数一旦被探针接触和温控边界带歪，后面的分档、良率判断甚至失效归因都会建立在有偏数据之上。

探针接触电阻漂移首先破坏的不是高阻项目，而是低阻、漏电和大电流测试的基准可信度。探针卡在重复落针后会磨损，针尖表面的污染、氧化膜和残留颗粒会改变真实接触面积，使同一焊盘在不同测试时刻表现出不同的串联电阻。对四线结构、导通电阻和接触链监测而言，毫欧级附加误差就足以掩盖工艺真实差异；对大电流或脉冲测试来说，接触不稳还会引入局部发热，造成越测越差的假象。更麻烦的是，这类问题常带有站点相关性：外圈针位、长时间未清针的测试站点、或铝垫氧化更重的产品会先出异常，若只看全局平均，容易把设备问题误判成产品分布变宽。因此测试工程需要把清针周期、落针力、焊盘冶金和接触监测数据一并纳入控制，而不是等到良率波动时再回头找针卡。若测试向量包含大电流预热步骤，前一项测试留下的温升还会与接触电阻漂移叠加，造成后续站点间结果不一致。成熟产线通常会在关键参数前插入接触健康检查和空针监测，目的就是把设备状态从产品数据里剥离出来。

热台温场分布则决定了温度相关参数能不能被公正分档。泄漏电流、阈值电压、振荡频率和模拟偏置都强烈依赖结温，但热台给出的往往只是某个位置的设定温度。若晶圆背面接触不均、真空吸附分布不稳，或热台边缘与中心存在梯度，不同芯片的真实温度就会出现可观偏差。对本就接近分档边界的产品，这种偏差足以把好片推成差片，或把温度失配伪装成工艺漂移。工程上稳住分档，不只是把热台调到某个数值，而是要校验晶圆面内均匀性、等待热平衡时间，并结合参考结构或温敏参数做二次校准。否则测试温度写得很准，芯片实际受热却并不一致，最终分档数据就很难支撑真实的制程决策。对高压器件和模拟产品尤其如此，因为它们的分档边界常常由漏电或偏置电流决定，温度每偏一点都会放大成明显电性差异。只有把热台设定温度、晶圆实际结温和量测启动时刻绑定起来，分档结果才有跨批次可比较性。若热台均匀性、等待时间和量测顺序没有一起定义，测试规范写得再细，也难保证不同机台之间的数据可比。

半导体测试不是中性的观察动作。接触链路若在漂，温场若没铺平，筛选出的不只是产品差异，还混进了设备和工装的偏差。测试数据要能指导工艺，前提是先把测试自身的误差关住。