基于 TI WEBENCH 的多路输出电源设计与 BOM 导出全流程

多路输出电源（比如工控常用的 24V 入、5V/3.3V/12V 三路出，或者机顶盒的 12V→5V/3.3V/1.2V）用手算 Flyback 或反激变压器太慢，TI 的 WEBENCH Power Designer 是在线预研最快的工具——输入 Vin、各路 Vout/Iout，10 分钟出拓扑、环路补偿、BOM、原理图，还能跑效率热仿真。下面以 18–36V 入、5V/2A + 3.3V/1A + 12V/0.5A 三路反激为例，走完设计到 BOM 导出。

一、新建设计：多路输出参数这样填

进 ti.com/webench，选 Power → AC/DC or DC/DC，填：

• Vin：18–36V（标 24V 工控）

• Out1：5V / 2A

• Out2：3.3V / 1A

• Out3：12V / 0.5A

• 隔离：选 Isolated（多路反激必须隔离，WEBENCH 会自动给 Flyback 拓扑）

• 控制器：留空让工具选，或指定（如 UCC28740 + UCC24610 同步整流）

点 "Design Now"，WEBENCH 会算总功率（5×2 + 3.3×1 + 12×0.5 = 23.6W），给几款方案按"效率/成本/BOM 数"排序。多路优先选 Flyback + 多绕组，比多颗 Buck 级联省变压器但交叉调整率差点，WEBENCH 会在 Optimize 里给交叉调整率的预估（一般 5V 主路 ±2%、辅路 ±5%）。

二、优化：效率 / 成本 / 体积三选一

右上角 "Optimization" 滑块：

• Efficiency：推到最高，工具会换低 Rds(on) 的 MOS、换低 ESR 输出电容，效率从 82% 推到 86%，但 BOM 成本 + 15%

• Cost：压成本，换小一号变压器、通用电容，效率掉 3–4%

• Footprint：缩体积，变压器换矮款、电容换 0805/1206

多路 Flyback 建议先 Efficiency 优先，因为辅路（3.3V/12V）交叉调整率对负载跳变敏感，主路效率高意味着变压器耦合和 SR（同步整流）给得足，辅路也稳。

三、环路与仿真：别跳过

WEBENCH 左侧 "Stability" 里能看开环波特图（穿越频率 fc、相位裕度 PM）。Flyback 多路建议 fc = 2–5 kHz，PM > 45°。如果 PM < 30°，回 "Compensation" 页调 Rc/Cc（WEBENCH 会给推荐值，一般 Type II 够用）。

跑 "Transient" 仿真：5V 路 0.5→2A 跳变，看 12V/3.3V 辅路掉多少——交叉调整率差的会掉 8–10%，这时候要回设计里把辅路绕组耦合改紧（WEBENCH 里 "Coupling coefficient" 从 0.85 提到 0.95）或加后级 LDO（12V→10V 给模拟、3.3V 后级加小 LDO 稳）。

四、原理图与变压器参数导出

WEBENCH 的 "Schematic" 页直接出完整原理图（UCC28740 原边 + UCC24610 SR + 三路输出整流/滤波 + 光耦 TL431 反馈），可以：

• Export → Schematic（Altium / OrCAD / KiCad 格式）：直接导 .sch 或 .pdf，原理图符号和封装都带（TI 库里的，BOM 导出时对应）

• Export → Transformer Design：最关键——多路 Flyback 的变压器 WEBENCH 会出 Excel 设计表（NP/NS1/NS2/NS3 匝数、气隙、磁芯选型 EFD25/EFD30），这个是给变压器厂打样的直接依据，但实际绕制时要自己核交叉调整率（WEBENCH 给的是理想耦合，厂里绕松了辅路会飘）

五、BOM 导出与后处理

"BOM" 页点 "Export"，选格式：

• BOM.csv（含 TI 料号、Value、封装、单价、库存）

• CAD 格式（Altium DB、OrCAD Capture CIS）

• Order Samples：一键把 BOM 里 TI 器件加入购物车（UCC28740、光耦、SR 控制器、电容电感）

导出的 BOM.csv 列是 TI 视角（TI 料号、MOUSER/DIGIKEY 交叉号），国内打板要转成嘉立创/LCSC 格式，用 Python 后处理一下：

import csv

# WEBENCH BOM → LCSC 格式（简化）

with open('webench_bom.csv', 'r') as f:

   reader = csv.DictReader(f)

   lcsc_rows = []

   for row in reader:

       lcsc_rows.append({

           'Comment': row['Value'],

           'Designator': row['RefDes'],

           'Footprint': row['Package'],

           'LCSC_Part': '',  # 手动或 API 匹配

           'TI_PN': row['TI Part Number']

       })

with open('bom_lcsc.csv', 'w', newline='') as f:

   writer = csv.DictWriter(f, fieldnames=lcsc_rows[0].keys())

   writer.writeheader()

   writer.writerows(lcsc_rows)

⒡ 多路 Flyback 的 BOM 里变压器是定制件，WEBENCH 给的是"设计参数"不是"商品料号"，BOM 导出后要把变压器那行换成变压器厂的料号（如"TDK EFD30-ZAY-5V3V12V"），别直接下单 TI 表里那行"Custom Transformer"——那是占位。

六、三个 WEBENCH 的坑

• 交叉调整率 WEBENCH 估乐观：它按理想耦合算，实际 3.3V 辅路空载、5V 主路满载时，3.3V 可能漂到 3.6V（超 10%）。对策：辅路后级加 LDO，或把 3.3V 改由 5V 线性降压（牺牲效率换精度）

• SR 控制器选型：WEBENCH 默认给 UCC24610（100V 耐压），12V 输出没问题，但如果 24V 入想做 24V/12V/5V 多路，12V 那路 SR 要换耐压更高的（如 UCC24612，150V）

• 光耦 CTR 温漂：WEBENCH 选的光耦一般是 PC817B/C，CTR 下限 130%，85℃ 会掉 30%——高温环路稳定性要回 WEBENCH 里把光耦 CTR_min 改成 0.34×130%≈44% 再跑一次 Stability，看 PM 是否还 > 45°

七、从 WEBENCH 到 Layout 的衔接

WEBENCH 导出的原理图只是"逻辑正确"，Layout 约束要自己加：

• 输入电容 → 原边开关 → 变压器原边，环路面积压最小（见上一篇 Buck 布局思路，Flyback 同理，只是换成原边环路）

• 光耦下方 L2/L3 开槽（原副边 Y 电容回流路径），别让原边开关节点（MOS 漏极）的噪声直接耦合到副边 FB

• 三路输出电容各自就近变压器副边绕组，5V 主路电容用 Low ESR（固态），12V/3.3V 辅路可以普通 X7R

WEBENCH 在多路输出电源里的定位是预研 + 环路初估 + 变压器参数起稿，不是"导出来就能投板"。真去投板前，变压器参数要给厂里复核交叉调整率、光耦 CTR 按 85℃ 重算、辅路要不要加后级 LDO 要想清楚。这套走完，18–36V 入三路出的 Flyback，效率 84%+，辅路交叉调整率压到 ±5% 内，比手算快三倍。