当前位置:首页 > 通信技术 > 通信技术
[导读]5G 小基站(Sub-6G,3.4–3.8 GHz 或 4.8–5.0 GHz,100 MHz 系统带宽)的射频通道比宏站短但密度高——4T4R 或 8T8R Massive MIMO,每路 PA→滤波器→TRX→天线,PCB 走线 20–50 mm,板材为了成本大多用 Rogers 4350B(主射频层)+ Meg7/FR-4(控制层)混压,单端 50 Ω、差分 100 Ω(JESD204B/C 的 IQ 差分对,3.125–12.5 Gbps 也跑在这板上)。走线阻抗漂 3 Ω,回损就掉 5 dB,100 MHz 带宽内群时延不平,EVM 直接超 3% 阈值。下面以 3.5 GHz 4T4R 小站(TRX 用 ADRV9026)为主线。

5G 小基站(Sub-6G,3.4–3.8 GHz 或 4.8–5.0 GHz,100 MHz 系统带宽)的射频通道比宏站短但密度高——4T4R 或 8T8R Massive MIMO,每路 PA→滤波器→TRX→天线,PCB 走线 20–50 mm,板材为了成本大多用 Rogers 4350B(主射频层)+ Meg7/FR-4(控制层)混压,单端 50 Ω、差分 100 Ω(JESD204B/C 的 IQ 差分对,3.125–12.5 Gbps 也跑在这板上)。走线阻抗漂 3 Ω,回损就掉 5 dB,100 MHz 带宽内群时延不平,EVM 直接超 3% 阈值。下面以 3.5 GHz 4T4R 小站(TRX 用 ADRV9026)为主线。

一、走线层叠与阻抗校准

Sub-6G 频率比 77G 雷达低一档,但带宽宽(100 MHz),对阻抗连续性和群时延更敏感:

• 射频单端 50 Ω:Rogers 4350B、0.127 mm 芯板、GCPWG 结构(表层微带有辐射,小站板密度高不建议),线宽约 0.22 mm、gap 0.15 mm、两侧 GND 铜每 λ/10 ≈ 8 mm 打一个 GND via(3.5 GHz 下 λg≈31 mm,λ/10≈3 mm 其实更严,但小站板上空间紧,8 mm 是工程妥协值,关键段如 PA 输出→滤波器要压到 3 mm)

• JESD IQ 差分 100 Ω:走内层带状线(L3,L2/L4 GND 夹),Rogers 或 Meg7 都行,线宽 4 mil、间距 8 mil,对内 skew < 5 mil(3.125 Gbps 宽松,12.5 Gbps 要 < 2 mil)

• 混压过渡区:Rogers→Meg7 的分割线处,射频走线要正交过缝,缝两侧各打一排 GND via 锚回流;Meg7 的 εr≈3.8,比 Rogers 的 3.48 高,同一线宽下 Z0 会掉 2–3 Ω——过渡段前后 3 mm 内线宽微调(Meg7 段加宽 0.5 mil 补 εr 差)

⚠ 小站板成本敏感,很多厂用"Rogers 只铺射频区 + FR-4 铺数字区"的局部混压,射频走线千万别踩到 FR-4 区——εr 从 3.48 跳到 4.5,Z0 直接塌到 42 Ω,S11 在 3.5 G 鼓包 -8 dB。

二、S 参数实测:VNA + TRL 去嵌

小站射频通道短(20–50 mm),探针 + VNA 测时必须去掉"GCPWG 过渡 pad + 连接器 + 电缆"的延时,否则 Sdd21 在 3.5 G 处多 0.3 dB 假插损。

1. 测试链路

• VNA:Keysight N5241B(10 MHz–14 GHz 足够 Sub-6G)

• 探针:GGB Picoprobe 150 μm pitch GSG(射频)、100 μm pitch GSGSG(IQ 差分)

• 校准件:做在陪试板(Test Coupon)上的 TRL 校准件——Thru(0 mm)、Reflect(Open/Short 各一)、Line(长 10 mm,比 Thru 多 λ/4@3.5G≈7.8 mm,取 10 mm 留余)。Sub-6G 的 TRL 比 77G 好做,Line 长度不用太苛

2. TRL 去嵌 + 判据

import skrf as rf

# 读 raw(含 pad+过渡+主线)

raw = rf.Network('trx_chain_raw.s2p')      # 单端射频用 s2p,IQ 差分用 s4p

# TRL 校准后得到的 fixture(pad+过渡,s2p)

fixture = rf.Network('fixture_GSG_pad.s2p')

# 去嵌:DUT = raw / fixture(矩阵)

dut = raw / fixture

dut.write_touchstone('trx_mainline_only.s2p')

# Sub-6G 3.4–3.8G 判据(单路 PA→TRX)

f_start, f_end = 3.4e9, 3.8e9

idx = (dut.f >= f_start) & (dut.f <= f_end)

s21_db = 20 * np.log10(np.abs(dut.s[idx, 1, 0]))

s11_db = 20 * np.log10(np.abs(dut.s[idx, 0, 0]))

gd_ps  = np.diff(np.unwrap(np.angle(dut.s[idx, 1, 0]))) / np.diff(dut.f[idx]) / 1e12 * 1e12  # ps

print(f"S21 range: {s21_db.min():.2f} ~ {s21_db.max():.2f} dB")

print(f"S11 max: {s11_db.max():.2f} dB")

print(f"GD ripple: {gd_ps.max()-gd_ps.min():.1f} ps")

判据(3.5 G 单路,20 mm Rogers GCPWG):

• S21 插损 < 0.8 dB(含 pad 过渡,纯主线约 0.5 dB)

• S11 < -15 dB(全 100 MHz 带宽内)

• 群时延波动 < 10 ps / 100 MHz(EVM < 2.5% 的要求)

IQ 差分对(JESD204B 3.125 Gbps)判据放宽:Sdd21@1.5625G < -1 dB、Sdd11 < -10 dB 即可,但 12.5 Gbps(JESD204C)就要按 6–12 G 扫,Sdd11 < -12 dB、GD 波动 < 5 ps。

三、三个翻车高发点

• 混压区 εr 跳变没补线宽:Rogers→Meg7 过渡段 3 mm 内 Z0 从 50→42→50 Ω 抖三下,S11 在 3.5 G 处 -10 dB 冒头。过渡段 Meg7 侧线宽加 0.5 mil + 两侧 GND via 加密到 2 mm pitch,能压回 -15 dB

• GCPWG via fence 太疏:小站板密度高,射频走线两侧 via 按 8 mm pitch 打,但 PA 输出→滤波器这段是功率最大、谐波最猛的段,必须压到 3 mm pitch,否则二次谐波(7 G)从 via 缝隙漏出去,RE 测试 7 G 处超标

• TRL Line 长度没算对:Line 和 Thru 的时延差要在 20°–160° 之间 @ 频带中心(3.6 G 的 20°≈1.5 ps,160°≈12 ps,对应 Line 比 Thru 长 0.45–3.6 mm)。陪试板设计时常做成"Thru + Line 3 mm + Line 6 mm + Line 12 mm"三选一,覆盖 Sub-6G 全段

小站 8T8R 的 IQ 走线多(ADRV9026 有 8 对 JESD TX/RX,共 16 对差分),层叠建议 L3 专给 IQ 差分(Rogers 或 Meg7 都行,别用 FR-4,12.5 Gbps 时 FR-4 的 Df≈0.015 会让 Sdd21 掉 2 dB),L1 天线窗 + PA 小信号,L2/L4 整面 GND。

四、调试闭环

板子回来三验证:

1. TDR:GCPWG 全线 Z0 50±2 Ω,混压过渡段 < ±3 Ω

2. VNA S 参数:3.4–3.8 G 扫 S11/S21/GD,判据如上

3. EVM 连带测:接 UE 模拟仪跑 100 MHz QPSK/64QAM,EVM < 2.5%(3GPP 阈值 8%,小站设计余量要留)

5G 小站射频板的真谛:Rogers+Meg7 混压要补线宽、GCPWG via fence 关键段 3 mm pitch、PA→滤波器段优先 Rogers、IQ 差分 L3 专用层别踩 FR-4;S 参数 VNA+TRL 去嵌,S11<-15 dB / GD 波动<10 ps/100MHz。这套走完 4T4R 小站 EVM 压 2% 内,100 MHz 带宽 RE 过 CISPR 32 Class B。

本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除( 邮箱:macysun@21ic.com )。
换一批
延伸阅读

在SerDes、HDMI、USB3.x、PCIe等高速链路验证中,眼图(Eye Diagram)是评估信号完整性的终极直观工具。它能一次性反映抖动、噪声、ISI(码间干扰)与幅度衰减。会"看"眼图比会跑测试更重要。本文说...

关键字: 高速信号 眼图

在GHz级串行链路(PCIe、USB3.x、HDMI)设计中,信号完整性(SI)仿真是避免眼图闭合、反射过大和EMI超标的必要手段。Mentor(Siemens)HyperLynx擅长PCB级快速布线与通道提取,Keys...

关键字: 高速信号 HyperLynx

高性能AI眼镜需要同时支持高分辨率、高刷新率的显示以及多模态数据的回传。在一体式架构下,设备要求重量轻、厚度薄,并具备良好的散热能力。相比之下,分体式架构将渲染、电池和散热组件外移,但同时也将DP/USB等高速差分信号推...

关键字: 硅谷数模 ANX7443 AI 眼镜 高速信号

在高速信号传输中,差分对因其抗干扰能力强、共模噪声抑制能力突出,被广泛应用于USB、HDMI、PCIe等高速接口设计。然而,工程师常陷入“等长即完美”的误区,过度追求差分对两线的绝对长度一致,却忽视了相位匹配与 intr...

关键字: intra-pair skew 高速信号

STM32高速信号处理SRAM作为关键存储组件,其信号完整性直接影响系统稳定性。然而,串扰(Crosstalk)作为高速电路中的“隐形杀手”,常导致SRAM读写错误、数据丢失甚至系统崩溃。本文将从串扰的物理机制出发,结合...

关键字: STM32 高速信号

在高速PCB设计中,信号完整性和电磁兼容性是决定产品性能的关键因素。本文结合实际工程经验,系统梳理高速信号走线与地平面分割的常见误区,提供可落地的解决方案,帮助工程师规避设计返工风险。

关键字: PCB布局 高速信号

在高速PCB设计中,蛇形线与阻抗匹配是确保信号完整性的两大核心技术。蛇形线通过精确控制走线长度实现时序匹配,而阻抗匹配则通过消除反射保障信号质量。本文将结合DDR4内存总线、USB3.0差分对等典型场景,解析这两项技术的...

关键字: PCB 高速信号

在高速电子系统设计中,示波器作为核心测量工具,其高速信号采集精度与动态范围直接决定了信号完整性分析的可靠性。本文将从硬件配置、校准方法及实测验证三个维度,系统阐述如何通过科学手段评估示波器的这两项关键性能指标。

关键字: 验证示波器 高速信号

在电子系统中,电源噪声引发的数据丢包是常见且棘手的故障,其成因复杂,而电容等效串联电阻(ESR)升高是核心诱因之一。电容作为电源系统的“噪声滤波器”和“能量缓冲器”,ESR一旦超出设计阈值,会大幅削弱其滤波能力,导致电源...

关键字: 电源噪声 滤波器 高速信号

高速ADC(模数转换器)在现代电子系统中扮演着至关重要的角色,尤其在高速信号采集和数字化方面。为了确保高速ADC的性能达到最优,电源设计及其测试测量方法显得尤为重要。

关键字: 高速ADC 模数转换器 高速信号
关闭