SoC物理设计：宏单元通道与电平转换谁先占位

逻辑综合顺利，并不代表版图能布通。SoC中大块存储宏与多电压域一旦划界不当，通道拥塞和电平转换器聚集会同时吞掉时序余量。

SRAM、模拟宏和第三方IP形状固定，内部不能穿越普通信号线，周边引脚又常集中在少数边。两个宏单元摆得过近，会形成狭窄通道；即使几何面积看似足够，电源条带、时钟干线、阻塞层和设计规则仍会占掉可用轨道。全局布线若在早期用过于粗糙的容量模型，详细布线阶段才会暴露绕线、过孔密集和引脚不可达。

宏单元通道宽度应由实际穿越网络和层资源决定，而不是套用固定间距。高扇出控制线、宽数据总线和存储地址线需要不同方向的轨道，电源网格还会周期性切割信号层。将宏引脚朝向通道可以缩短连线，却可能让大量端点在局部边缘聚集；旋转宏单元改善一侧拥塞时，也可能增加另一侧关键路径。规划应结合引脚密度图和早期全局布线反复迭代。

拥塞不仅增加线长。工具为了绕开阻塞会插入更多过孔、换到电阻更高的层，并迫使缓冲器远离理想位置，导致延迟、串扰和功耗一起上升；后期局部扩宽通道又会移动宏单元，破坏已经收敛的时钟与电源网络。验收应观察每层轨道溢出、引脚接入失败和关键网绕行比，而不是只看整体利用率。最坏工艺规则和工程变更备用单元也要预留。

通道规划还要考虑布线方向与层分工。某一层名义上有空余轨道，但若其首选方向与总线穿越方向相反，实际容量会打折；高层长线适合跨区，低层更要留给宏引脚接入。过早把非关键网络推到高层，会挤占时钟和电源需要的低阻资源。全局布线阶段应锁定关键网规则并做局部拥塞热图，检查容量是否来自真正可用的层，而不是统计上的总轨道。对拥塞边缘还应检查过孔阵列空间，避免平面轨道充足却无法换层，并造成新的绕线热点。

多电压域让问题进一步集中。信号跨域时需要电平转换器，关断域还可能需要隔离与保持单元；这些单元通常受电源轨和库规则限制，只能放在特定域内或边界附近。若电压边界呈锯齿状、跨域总线数量又大，合法放置区域会变成狭窄岛，单元聚集后既堵住布线，也拉长输入输出两侧路径。

SoC楼层规划应在域划分时估算跨界位数，而不是等综合网表完成才插单元。高带宽总线若频繁跨越多个域，可能说明架构边界本身不合理；可通过移动共享存储、合并电压策略或减少往返控制降低跨界。电平转换器放在源侧还是目的侧取决于库单元供电和关断行为，不能只按距离最近选择。隔离控制信号也必须来自始终上电域，并有可布通路径。

实现验证要按单元类型分别统计合法区域利用率、跨域线长和控制扇出。模拟某个域边界小幅调整或宏单元更换尺寸，检查布局是否立刻失去收敛，能够暴露过于脆弱的方案。静态时序需覆盖电压组合和关断模式，物理检查则确认转换器两侧电源接法正确。若后期只能靠大量放宽最大转换或牺牲保持功能来布通，问题应回退到楼层规划处理。

所以，物理设计要先为不可穿越的宏和不可随意放置的跨域单元留空间。通道容量与域边界共同规划，SoC才能避免在布线末期用时序和可靠性还债。