SoC缓存一致性：目录省流量，DMA要守边界

缓存一致性既要保证数据正确，也要限制探测流量。SoC使用目录和DMA时，容量退化与所有权交接是两类不同风险，不能用同一条屏障笼统处理。

目录型协议通过记录缓存行的共享者，只向可能持有副本的核心发送探测，比全广播节省互连带宽。但目录本身容量有限，条目还会因组相联冲突而抖动；当活跃共享集合超过覆盖范围，具体实现可能退化为广播、回收其他目录项或对新请求施加背压。协议仍应保持正确，性能却会在某些地址映射下突然下降，形成平均带宽解释不了的长尾。

共享者向量压缩也会带来精度与面积取舍。粗粒度记录可能产生假阳性探测，即向实际没有副本的核心发消息；精确向量占用更多存储，并随核心数扩大。工作负载若大量共享只读页，探测并不频繁；锁、队列头或页表等热点行在多个核心间迁移时，目录冲突会更严重。架构评估应使用真实物理地址分布，因为索引位选择会把看似无关的数据映射到同一组。

判断目录是否失效，要观察探测扇出、条目替换、重试和请求驻留时间。仅统计缓存命中率，会把一致性元数据瓶颈遗漏。压力测试应让多个核心交替写热点行，并叠加大容量只读工作集，验证退化路径不会形成循环依赖。若广播模式与普通响应共享缓冲，还要确认拥塞时仍能释放使协议前进的关键消息，否则性能退化可能进一步转成死锁。

软件共享模式会决定目录压力是否可避免。多个线程频繁写同一缓存行中的独立计数器，会产生伪共享，逻辑数据互不依赖，硬件却按整行转移所有权；适当填充和分片能减少迁移，但会增加内存占用。架构验证应把真共享与伪共享分开，因为扩大目录只能缓解元数据冲突，不能消除应用制造的所有权抖动。性能计数器若能按地址采样探测热点，软件才有机会从源头整改，并给出具体地址。

DMA问题则发生在一致性域边界。非一致性外设从内存读取时，如果CPU缓存里还有未回写的脏行，设备会看到旧数据；设备写入内存后，CPU若继续命中旧缓存，也读不到新结果。正确动作取决于传输方向和所有权：交给设备读取前清理脏行，设备写完后在CPU读取前失效相关行，并用完成事件保证DMA真的结束。顺序做反会覆盖设备数据。

SoC软件必须区分地址可达与缓存一致。IOMMU负责转换和访问权限，并不会自动让非一致性DMA参与硬件探测；把缓冲映射成功不能证明数据视图同步。缓存维护范围还要按缓存行对齐，若两个不同所有者共享同一行，清理或失效会误伤相邻数据。更稳妥的缓冲分配让所有权边界落在独立缓存行，并禁止CPU在设备持有期间偷偷读取或修改。

验证可用递增序号、互补位图和边界哨兵填充缓冲，在不同长度、非对齐起点、双向传输和取消路径下反复切换所有权。故意省略某一步维护，应由一致性检查器稳定暴露，而不是依赖偶发图像花屏。多核同时访问时还要加入内存屏障，屏障只约束观察顺序，不能代替缓存清理。把目录遥测与DMA轨迹分开记录，才能判断问题来自片上探测还是域外数据陈旧。

因此，一致性设计要把“谁可能持有副本”和“此刻谁拥有缓冲”分别证明。目录控制探测范围，DMA协议控制交接时刻，SoC才会同时守住带宽与正确性。