小体积嵌入式设备内置电源的LDO与DC-DC混合架构功耗优化方案

小体积嵌入式设备的内置电源设计，核心矛盾不在于“选LDO还是DC-DC”，而在于“在什么电压差和负载电流下，哪一种架构的损耗更低”。一个常见的直觉是DC-DC效率高所以全面取代LDO，但TI的参考设计数据给出了相反的结论：在轻载(10mA)条件下，纯DC-DC方案的效率为84%，而DC-DC后级联LDO的方案效率为73%。LDO的引入在轻载时反而拉低了效率。混合架构的价值，只在特定工况区间内成立。

架构选择的量化依据：LDO与DC-DC的效率交叉点

LDO的效率由输入输出电压比直接决定：η = Vout / Vin。当输入电压接近输出电压时，LDO的效率可以很高;但当压差拉大，多余的能量全部转化为热量。一个专利案例给出了精确的量化：输入3.85V、输出2.9V时，LDO单独工作的效率为75.3%;若先用DC-DC将3.85V降至3.0V，再经LDO降至2.9V，整体效率为90% × (2.9/3.0) = 87%。但当电池电压降至3.33V以下时，DC-DC+LDO的组合效率反而低于LDO单独工作，此时应切换为LDO直通模式。

这一计算揭示的工程逻辑是：**混合架构的切换阈值由输入电压决定**。对于锂电池供电的设备(标称3.7V，满电4.2V，截止3.0V)，在电池电压较高的阶段，DC-DC先将电压降至一个略高于目标值的中间电平，再由LDO完成低噪声的最终稳压，整体效率优于纯LDO方案;当电池电压接近目标输出时，DC-DC的开关损耗和静态功耗使级联效率不再占优，应旁路DC-DC。

芯片选型的量化匹配

**DC-DC的选型核心是静态电流与轻载效率**。TPS62743的静态电流仅360nA，在10µA负载下效率仍可达90%。这一指标对于小体积设备的待机续航至关重要——如果DC-DC的静态电流为数十微安，在设备休眠时它本身就成为了主要功耗源。TPS62801的开关频率高达4MHz，配合0201电容和0402电感，可将整个DC-DC的占板面积压缩至极小。对于空间极度受限的内置电源，高开关频率换来的滤波器小型化是必要的工程妥协。

**LDO的选型核心是压差与静态电流的平衡**。TPS7A03的静态电流仅200nA，压差在200mA负载下为270mV(Vout=3.3V时)。芯谷D75XX系列的静态电流为3.5µA，压差在1mA负载下仅100mV，30V的输入耐压使其可以直接从较高的中间电平取电。但需要注意：LDO的压差决定了DC-DC中间电平的设定值。如果LDO在目标负载下的压差为200mV，DC-DC的输出应设定在Vout + 200mV + 裕量(如100mV)，否则在负载瞬态时LDO会进入压差区，失去纹波抑制能力。

优化方案：按负载与电池电压的分段策略

混合架构的功耗优化不应是静态的“DC-DC固定输出+LDO固定降压”，而应根据电池电压和负载电流动态调整。

**电池电压较高时(>3.5V)**：DC-DC将电压降至Vout + 300mV左右，LDO承担最后的低噪声稳压。此时DC-DC的开关损耗被其高效率抵消，LDO的压差损耗可控。TI的TIDA-01566参考设计中，DC-DC输出1.4V、LDO输出1.2V，空载输入电流仅8µA，输出噪声约100µV，兼顾了效率与噪声。

**电池电压接近目标值时(<3.3V)**：旁路DC-DC，LDO直接由电池供电。此时LDO的压差极小，效率接近Vout/Vin，而DC-DC的开关损耗和静态功耗反而成为负担。专利文献中的切换阈值计算表明，3.33V是3.85V→2.9V场景下的临界点。

**负载电流较低时(<1mA)**：优先使用LDO。DC-DC在轻载下的效率下降幅度大于LDO的压差损耗。TI的数据显示，10mA负载时纯DC-DC效率84%，级联LDO后降至73%。对于休眠占空比极高的传感器节点，LDO的静态电流优势更为关键。

结语

小体积嵌入式设备的LDO与DC-DC混合架构，本质上是“压差损耗”与“开关损耗”之间的动态权衡。LDO的效率由Vout/Vin决定，压差越小效率越高;DC-DC的效率在高负载时占优，但轻载时开关损耗和静态功耗拉低整体表现。混合架构的工程价值不在于固定搭配，而在于根据电池电压和负载状态在两种路径之间切换：高压差、中高负载时用DC-DC先行降压，低压差或轻载时让LDO直通。芯片选型的量化门槛是明确的——DC-DC静态电流需在纳安级，LDO压差需在百毫伏级，两者配合才能在8µA级待机电流下维持“高效率+低噪声”的双重目标。