数字电源和模拟电源之间，该用电感还是磁珠

在 ADC、DAC、运放、时钟发生器旁边，几乎总能见到一颗串在电源支路上的小元件。老一些的图纸习惯画成电感符号，后来更多写成磁珠。两种画法背后其实是同一个工程问题：这条支路需要的是抑制高频耦合，还是抑制低频纹波?答案取决于噪声频段和支路电流，而不是元件的叫法。

先要把 "隔离" 这个词说清楚。模拟电源和数字电源之间的这颗元件并不提供电气隔离，它只是去耦网络中的一个串联阻抗，作用是在数字侧噪声源与模拟负载之间插入一道随频率变化的 "墙"。真正的电气隔离要靠隔离电源模块或变压器，低频纹波抑制要靠 LDO 的电源抑制比，这颗元件负责的是剩下那一段。

磁珠的本质是一段填充了铁氧体材料的导体。直流和低频下它几乎只是一段导线，阻抗由直流电阻决定，典型 0603 或 0805 封装的产品只有几十毫欧，因此不会在模拟支路上造成明显的直流跌落。频率升高到十几兆赫兹以上，铁氧体的磁损耗开始占主导，阻抗从感抗逐渐转为电阻性，一百兆赫兹处常见几十欧到几百欧。电阻性意味着它不储存能量、不参与 LC 振荡，而是把高频噪声的能量转成热量耗散掉。这一点正是它在模拟电源支路上被广泛采用的根本原因。

电感的性格完全相反。它是储能元件，感抗随频率线性增加，品质因数高、损耗小。把它和去耦电容串成一条支路，等效于一个二阶低通，转折频率由 1/(2π√LC) 决定，高 Q 值会在转折频率附近形成峰化，本该被衰减的噪声在某个窄带上反而被抬高。电感绕组之间还有寄生电容，超过自谐振频率后整体呈容性，高频抑制能力迅速消失。再加上饱和电流、体积和成本，它在小信号模拟支路上并不占优势。

这解释了为什么绝大多数参考设计和评估板上，模拟电源与数字电源之间放的是磁珠而不是电感。模拟支路的电流通常只有几毫安到几十毫安，开关电源的开关频率及其谐波、数字接口的边沿能量则集中在几百千赫兹到几百兆赫兹，正好落在磁珠开始起作用的区间。磁珠在这段频率上呈阻性，不会与旁路的瓷片电容形成明显的谐振峰，直流压降又可以忽略，工程上最省心。

但这并不意味着磁珠可以包打天下。当噪声落在低频段时，磁珠近乎透明。开关电源一百到五百千赫兹的基波纹波，靠一颗一百兆赫兹阻抗几百欧的磁珠基本拦不住，这时必须用电感加电容组成的 LC 滤波，或者把 LDO 放在后面。一个十微亨配十微法的组合，转折频率在十几千赫兹，对五百千赫兹的纹波能给出四五十个分贝的衰减，磁珠做不到这个量级。支路电流上升到几百毫安甚至安培级时，磁珠同样不合适：接近额定电流的直流偏置会使铁氧体饱和，标称阻抗大幅跌落，直流电阻带来的压降和发热也不再可以忽略，这种情况下功率电感才是正确选择。

选磁珠时有几个容易踩的坑值得说。数据手册上的阻抗通常在某一频率、小信号条件下测得，实际工作电流接近额定值时，阻抗可能只剩标称值的一半甚至更低，必须查降额曲线而不是只看一个数字。直流电阻要按支路电流核对，给基准源或高精度模拟前端供电时，几十毫欧乘以几十毫安虽小，但对毫伏级的精度要求仍要算一遍。磁珠本身也有自谐振，超过自谐振频率后呈容性，单颗器件的高频抑制带有限，用两颗谐振点不同的磁珠串联、或采用电容 — 磁珠 — 电容的 π 型结构，可以把抑制带拉宽，代价是要留意磁珠与电容之间形成的新的谐振点。还有一点常被忽略：磁珠挡的是高频差模噪声，对低频纹波和共模干扰无能为力，指望它替代 LDO 是行不通的。

比较稳妥的电源树是这样搭的。开关电源输出先经过 LC 或 π 型滤波压掉开关频率的基波，再进低噪声 LDO 拿到干净的中低频，LDO 输出经磁珠送到模拟负载，磁珠之后按十微法、一微法、零点一微法、纳法级分层去耦，每一级负责一个频段。磁珠要尽量靠近模拟负载而不是靠近电源，让高频噪声的旁路电流就地入地，不要沿着长走线去污染别的区域。地平面的处理同样重要，把模拟区放在板子一端、保持地平面完整、让数字回流不穿过模拟区，比在两地之间串一颗磁珠有效得多;用磁珠跨接分割的模拟地和数字地，反而容易让这段跨接线变成辐射天线。

回到最初的问题，这颗元件选电感还是磁珠，判据只有两条：要抑制的噪声在什么频段，这条支路要过多大电流。小电流、高频噪声，用磁珠，配合多级瓷片电容，这是模拟电源支路的常规做法。大电流，或者噪声主体落在开关频率及其低次谐波，用电感组成 LC 滤波，必要时再加一级 LDO。两者并不是竞争关系，在同一棵电源树上经常同时出现，各自负责自己擅长的频段。真正决定模拟电源干净与否的，往往不是这一颗元件，而是整条电源路径的分段设计、去耦电容的摆放位置和地平面的完整性。