清华大学首次实现亚1nm栅极晶体管，外媒：ASML该醒悟了

芯片等规则被修改后，国内芯片技术发展速度明显超过之前。例如，国内厂商自研各种7nm、6nm等芯片，华为联合国内市场5nm芯片在封装等。在芯片架构方面，国内厂商也基于开源架构研发设计芯片，不再依赖依靠ARM，甚至是全面自研芯片架构等。最主要的是，在芯片制造方面，国内厂商也快速突破，28nm、14nm等芯片不仅能够在国内量产，良品率也媲美国际大厂，敢于同台竞技。即便是在7nm芯片上，中芯国际梁孟松也已经宣布完成了研发设计任务，下一步就是试产等工作。

7nm之后，国内厂商突破亚1nm晶体管技术据悉，清华等国内高校早就纷纷成立集成电路学院，研发相关集成电路技术的同时，也为国内培养相关芯片半导体芯片技术人才。如今，功夫不负有心人，中芯国际等完成7nm芯片的研发设计任务后，国内突然又突破了亚1nm晶体管技术。都知道，芯片中含有大量的晶体管，而晶体管的数量和密度在一定程度上决定了芯片的性能等，而越是先进制程的芯片，其内含的晶体管数量就越多。

来自国内清华大学消息，任天令团队首次实现亚1纳米栅极长度晶体管，有良好的电学性能，而这一研究成果已经被发表在《自然》学术期刊中。可以说，这一技术的突破，对国内厂商，乃至全球厂商研发制造更先进制程的芯片都有重要的推动作用。数据显示，5nm麒麟9000芯片中晶体管数量为125亿，而4nm的M1 Max芯片中的晶体管数量更是高达540亿。

晶体管作为芯片的核心元器件，更小的栅极尺寸能让芯片上集成更多的晶体管，并带来性能的提升。Intel 公司创始人之一的戈登摩尔(Gordon Moore)在 1965 提出：“集成电路芯片上可容纳的晶体管数目，每隔 18-24 个月便会增加一倍，微处理器的性能提高一倍，或价格下降一半。”这在集成电路领域被称为“摩尔定律”。过去几十年晶体管的栅极尺寸在摩尔定律的推动下不断微缩，然而近年来，随着晶体管的物理尺寸进入纳米尺度，造成电子迁移率降低、漏电流增大、静态功耗增大等短沟道效应越来越严重，这使得新结构和新材料的开发迫在眉睫。根据信息资源词典系统(IRDS2021)报道，目前主流工业界晶体管的栅极尺寸在 12nm 以上，如何促进晶体管关键尺寸的进一步微缩，引起了业界研究人员的广泛关注。

学术界在极短栅长晶体管方面做出了探索。2012 年，日本产业技术综合研究所在国际电子器件大会(IEDM)报道了基于绝缘衬底上硅实现 V 形的平面无结型硅基晶体管，等效的物理栅长仅为 3 纳米。2016 年，美国的劳伦斯伯克利国家实验室和斯坦福大学在《科学》(Science)期刊报道了基于金属性碳纳米管材料实现了物理栅长为 1 纳米的平面硫化钼晶体管。

为进一步突破 1 纳米以下栅长晶体管的瓶颈，本研究团队巧妙利用石墨烯薄膜超薄的单原子层厚度和优异的导电性能作为栅极，通过石墨烯侧向电场来控制垂直的 MoS2 沟道的开关，从而实现等效的物理栅长为 0.34nm。通过在石墨烯表面沉积金属铝并自然氧化的方式，完成了对石墨烯垂直方向电场的屏蔽。再使用原子层沉积的二氧化铪作为栅极介质、化学气相沉积的单层二维二硫化钼薄膜作为沟道。具体器件结构、工艺流程、完成实物图如下所示：

研究发现，由于单层二维二硫化钼薄膜相较于体硅材料具有更大的有效电子质量和更低的介电常数，在超窄亚 1 纳米物理栅长控制下，晶体管能有效的开启、关闭，其关态电流在 pA 量级，开关比可达 105，亚阈值摆幅约 117mV / dec。大量、多组实验测试数据结果也验证了该结构下的大规模应用潜力。基于工艺计算机辅助设计(TCAD)的仿真结果进一步表明了石墨烯边缘电场对垂直二硫化钼沟道的有效调控，预测了在同时缩短沟道长度条件下，晶体管的电学性能情况。这项工作推动了摩尔定律进一步发展到亚 1 纳米级别，同时为二维薄膜在未来集成电路的应用提供了参考依据。

自1960年代第一块集成电路建成以来，硅 (Si) 晶体管按照摩尔定律的指导不断缩小，因此可以在一个芯片上构建更多设备。当栅极长度 (Lg) 缩小到 5nm 以下时，Si 晶体管现在正在接近缩放极限。

信息智能时代，芯片是“产业之米”。现在的一部手机里就装有20多个芯片，一辆汽车装有100多个芯片。未来每个设备里都会装有大量的芯片。功能越多，需要的芯片越多。

芯片=半导体材料+集成电路。集成电路是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起。

晶体管作为芯片的核心元器件，更小的栅极尺寸能让芯片上集成更多的晶体管，并带来性能的提升。

芯片研发不仅仅是半导体企业的责任，面对芯片被卡脖子的现状，国内高校已经开始行动。清华大学作为国内顶尖学府，专门设立了集成电路学院。清华大学集成电路学院设立不到一年时间，已经在重要的芯片研究领域取得了重大进展。想要突破到更先进的纳米工艺，不仅要将晶体管长度做到更细微的程度，密度、逻辑面积等等也得压缩。而晶体管作为保障电流传输的开关器件，不管芯片制造商有怎样的工艺改进，最终都无法绕开晶体管的栅极束缚。

因为摩尔定律的限制，所以导致集成电路可容纳的晶体管数量难以翻倍。也就在这个时候，清华大学验证了垂直硫化钼晶体管的可行性，将晶体管微缩程度再次提高，从而突破1nm以下的晶体管。

这项研究成果的意义实际上是非常重大的。它是一项理论成果，清华大学提供了一个很好的理论方向，为将来开创芯片新纪元提供了新的可能性，也为将来的实践奠定了很大的基础，为后续展开探索脚步的先行者们指引方向。