负载开关的应用如何选择 MOSFET器件

MOSFET 被用作负载开关的次数超过了在任何其他应用中的使用量，一次数量为数亿个。我可能应该从我在这里定义“负载开关”的确切方式开始。为了这篇文章的缘故，考虑负载开关任何小信号 FET，其在系统中的唯一功能是将一些低电流 (<1A) 信号传递（或阻止）到另一个电路板组件。电池保护 MOSFET 具有非常相似的功能，但代表了负载开关应用的一个独特子集，它们也可以承载更高的电流。

我们的应用团队对负载开关 FET 有一个词——“小精灵灰尘”——来描述在大部分设计完成后它们可以“洒”在系统上的一种普遍存在的方式。这或许对这些小型发电厂造成了伤害，因为它们通常也是将电子系统连接在一起的粘合剂。

这些设备携带的小信号一般在几百毫安左右，理论上没有理由不能集成功能。然而，定制集成电路 (IC) 的成本可能更高，因此一旦设计完成，实施其中一些小信号 FET 比请求或重新设计定制 IC 更容易。鉴于此，这些设备通常有两个基本要求：价格便宜且体积小。这些要求中哪一个是最关键的，将决定哪种类型的 MOSFET 最适合我们的设计。

如果成本是最重要的因素，小外形晶体管 (SOT) 系列（SOT-23、SOT-26、SOT-323、SOT-523）等小型封装将是最可取的选择。这些器件的 PCB 占位面积从 2.6mm 2到 10mm 2，导通电阻在几百毫欧到几欧姆的范围内，并且可以处理高达大约半安培的电流（取决于电阻）。它们由大的突出引线和有点笨重的封装组成（参见图 1）。虽然一些工业设计人员更喜欢外部引线，因为它们可以实现简单的电路板安装，并且可以轻松地对焊接连接进行目视检查，但这些 FET 的最大吸引力在于它们的低成本（想想一分钱或更少）。我应该指出，TI 确实没有提供这些封装中的 MOSFET 产品，也没有打算在这个商品化空间中发挥作用。 

图 1：几个 SOT 封装（未按比例绘制）

另一方面，如果减少许多外来小信号晶体管占用的 PCB 空间是最大的担忧，那么更好的解决方案是裸芯片芯片级封装 (CSP) 或焊盘网格阵列 (LGA) 器件。TI 提供多种此类器件，其中最受欢迎的是我们的FemtoFET 产品线（图 2）。这些器件具有超小尺寸，可提供小至 0.5 毫米以下的尺寸选择2. 这种微小的外形尺寸不可避免地意味着通过 PCB 的结到环境的热阻抗很高。然而，由于电阻可能比更大尺寸的 SOIC 封装器件小一到两个数量级，因此减少的传导损耗足以弥补热阻抗的轻微增加，在某些情况下实现更高的电流处理能力大于1A。

图 2：三种不同的 FemtoFET 封装产品（未按比例绘制）

在选择上述哪条道路之前，我提供两个最后的警告。首先是在使用 FemtoFET（或其他一些超小型设备）之前，我们应该检查我们的 PCB 制造能力。一些工业制造工艺更喜欢安装焊盘之间的更大间距（因此更喜欢 SOT 器件）。其他厂商可以处理低至 0.5 毫米的间距（如 F5 FemtoFET 系列），而个人电子制造商通常可以处理低至 0.35 毫米的间距（由 F4 和 F3 FemtoFET 封装支持）。

我之前已经详细讨论过电流额定值，但是由于负载开关的唯一目的是承载小电流，因此值得再重新讨论一次。像往常一样，最好的做法是忽略首页的电流额定值，而是从我们认为系统允许 FET 耗散的功率损耗倒退。

大多数数据表将为最小和最大铜 (Cu) PCB 方案提供结到环境热阻抗 (R θJA )。使用最小 Cu 作为最坏情况是最安全的选择，但如果我们知道端板尺寸，我们可以尝试在数据表中提供的最小和最大 Cu 阻抗之间插入 R θJA 。然后，使用下面的公式 1，并了解终端设备的最坏环境环境，我们可以计算 FET 可以处理多少功率，以及电流：

负载开关应用程序的一个好处是设备可以打开或关闭。因此——与我在本系列中讨论过的所有其他应用不同——所有的功率损耗都是由传导损耗（I 2 R）引起的。

最后，如果我没有提到 TI 在基本分立 FET 和更复杂的 PMIC 之间提供了一系列集成负载开关解决方案，那我将是失职，我们可以在此处了解更多信息。这篇文章专门针对那些分立 FET 可以充分满足我们的设计需求但最终我们的设计应该选择最合适的集成级别的应用。