摩尔定律的上限将被再次拉升，1nm或在不远的将来被成功商用 ?

按照摩尔定律，每18个月芯片的晶圆管密度就会提升1倍，从而性能翻倍。过去的这几十年间，芯片制程其实差不多是按照摩尔定律走的，直到进入7nm后，基本上就无法按照这个定律走了，比如5nm、3nm的演进就慢了很多，所以很多人称现在摩尔定律已死。不过近日，IMEC(比利时微电子中心)还是展示了一张最新的芯片制造发展路线图，一路看到了2036年的0.2nm工艺，表示接下来芯片制造还是会按照摩尔定律走下去。

如下图所示的这个演进路径，2022年实现N3也就是3nm，2024年到2nm，2026年到A14也就是1.4nm，2028年到1nm，并且还会演进，到2036年是直接达到0.2nm。同时在晶圆管技术上，也有技术演进，目前是FinFET，而到2nm时会换成GAAFET，再到0.5nm时，会换成CFET技术。

不过，大家看看我在上图标的绿色框，这里指的是MP金属栅极距，这是真正代表晶体管密度，也就是工艺指标的参数。它在1nm之前还是在不断变小的，直到1nm工艺时，为16nm，但接下来不管工艺怎么先进，其参数一直处于16-12nm间了。意思就是晶体管密度其实不再怎么变化了，不管你是1nm，还是0.5nm，或者0.2nm，这个MP金属栅极距基本不变了。

事实上，之前已经有科学家表示，当芯片工艺在1nm之后，量子隧穿效应有可能会让半导体失效，估计这也是为什么1nm后，这个MP金属栅极距不变了，因为不可能再变小了。这也代表着接下来工艺究竟是多少nm，它与晶体管密度没有太多关系了，更多的还是数字游戏了，晶圆厂商们愿意说多少nm，就是多少nm，与MP金属栅极距不再有对应关系。

台积电在芯片制程上不断向前发展，7nm、5nm工艺对台积电而言，已经成为小儿科，4nm芯片的产能也在不断提升中。根据台积电方面发布的消息可知，3nm芯片将会如期量产，预计上市时间为今年第四季度。

2nm芯片上，台积电也是顺风顺水，将会在3月份正式对外公布全新的Nanosheet / Nanowire 的晶体管架构，并采用新的材料。

即便是在1nm芯片上，台积电也在快速前进，有消息称，台积电在1nm芯片上已经取得了突破。

为此，台积电已经明确表示，其在中科园区内建设2nm芯片工厂，占地超100公顷，总投资约在2300亿元，另外，1nm芯片工厂也将落户在中科园区内。

台积电1nm芯片，这次轮到看我们了

都知道，台积电已经明确表示，其在2nm芯片将会采用全新的Nanosheet / Nanowire 的晶体管架构并采用新的材料。

而1nm芯片是比2nm芯片更先进的工艺，在2nm芯片上可以采用二维材料，但在1nm芯片就不太可行了。

因为台积电与麻省理工学院一直都在研发1nm芯片，并且已经取得了突破，但在芯片材料上，将会用到铋电极的物质。

根据麻省理工发布的消息可知，二维材料做芯片可以提升性能，但二维材料存在的高电阻、低电流问题，成为学界的一大难点。

为了解决这个问题，其通过对铋电极的物质的研究，发现其可以与二维材料进行互补，从而才实现了在1nm芯片上突破。

但铋是很稀有的材料，全球范围内仅有32万吨的储备，而其中75%的储备都在中国内地。

也就是说，台积电等想要生产制造1nm芯片，就需要用到大量的铋，这意味台积电1nm芯片这次要看我们了。

言外之意，如果我们不提供铋这种稀少的原材料，台积电等1nm芯片可能就无法生产制造，或者是无法大量生产，除非其换另外一条研发路线，但这种可能性非常小。

芯片的发展一直都很快，不知不觉就来到了4nm的工艺节点，明年的旗舰手机基本都会用上4nm工艺的芯片了，不过随着技术的发展，很多人都意识到了摩尔定律正在悄悄逼近天花板，也就是芯片发展靠吃制程红利的方式终有一天会停滞。

芯片发展过程中，早就有专业人士预言芯片工艺会停在5nm工艺附近，因为到达这个工艺的时候就会发生量子隧穿，简单来说就是电子无法保证能稳定在电路里运行，很有可能跑出去，而这个是物理规则，随着工艺越小，量子效应就越明显，而当时普遍认为是5nm是终点。

不过很明显，现在5nm已经成功商用量产了，4nm都实现了，不过懂行的都知道，现在的各家的工艺其实都是有水分的，所谓多少纳米其实只是一个商标而已，名字听起来很先进，包括一直老实的英特尔都已经改名字了，但技术的限制阻止不了人类追寻的脚步。

摩尔定律的上限将被再次拉升，1nm或成为现实，并在不远的将来被成功商用，在IEDM 2021电子大会上，三星和IBM共同发布了垂直传输场效应晶体管(VTFET)，那么这个技术有什么用呢?

首先就是可以提高晶体管密度，这可以说是芯片技术得以发展的根本，此外就是该技术可以打破1nm工艺的瓶颈，也就是说这个工艺除了可以做到1nm，甚至还能突破1nm的极限，进入更微小的埃米时代，比如0.9nm，看到这里很多人估计都要直呼不可能了。

毕竟硅原子的直径大约是0.25nm，而1nm已经只相当于4个硅原子了，所以不要说量子效应了，晶体管能不能做出来都是一个问题了，这么小的尺寸怎么可能实现?但毕竟IBM和三星两大科技公司都这样说了，那么应该是问题不大，只是应用还没有那么快而已。

另一方面，台积电可能也要面临巨大的危机了，在和华为分手之后，台积电现在的忠实大客户只有苹果一家了，其他客户虽然多，但没几个愿意烧钱帮助台积电在新工艺节点试产的，而且像英伟达高通这些都会在三星和台积电之间反复横跳，也有消息称，AMD也正在考虑把一部分芯片业务交由三星代工，以此来降低风险。

毕竟目前为止最先进的两家芯片代工厂，三星和台积电，依旧是FinFET工艺，三星可能会率先在2023年用上GAA工艺，根据一些技术参数，GAA相比FinFET有很多优势，可以比较出色解决漏电功耗的问题，这使得能效最高可以提升50%以上，但从目前的消息来看台积电的3nm依旧会继续打磨FinFET，这就意味着在下一个3nm节点，三星或可能会实现逆袭。

而现在三星又联合IBM，可以说是强强联合，虽然IBM这几年在公众视野里的出镜率比较低，但这仍旧是半导体行业的大佬级别，这两家公司合作，台积电压力不小，而三星想取代台积电的老大地位已经蓄谋已久，并且重点押注3nm节点，而在芯片代工领域，台积电一旦无法保持第一名，那么就意味着要彻底失败了。

当然很多人有个问题，1nm芯片是不是很省电呢?甚至有消息称可以让手机续航超过两个周，只能说这种预估太过乐观了，因为工艺虽然在进步，但是性能也在进步，这就是为什么官方年年说芯片功耗在降，结果发热和耗电还是很厉害。