• 如何优化MAX16974-MAX16976的电路布局

    MAX16974/MAX16975/MAX16976转换器是专为汽车应用设计的标准buck控制器。这些控制器通过内部高边N沟道场效应管FET和外部续流二极管工作。合理的PCB (印制线路板)布局，结合适当的外部元件，对于系统的可靠工作和最大

    模拟
    2012-06-24
    电路 引脚 BSP IC

  • 继电器工作原理知识整理

    继电器是一种电子控制器件，它具有控制系统(又称输入回路)和被控制系统(又称输出回路)，通常应用于自动控制电路中，它实际上是用较小的电流去控制较大电流的一种“自动开关”。故在电路中起着自动调节、安

    模拟
    2012-06-24
    继电器 电流 固态继电器

  • 光电耦合器驱动电路的设计与应用

    光电耦合器驱动电路的设计与应用一、实验目的1.了解光耦合电路的工作原理2.学习并掌握光耦合驱动电路的设计方法3.光耦合电路的简单应用二、实验原理光电耦合器是以光为媒介传输电信号的一种电一光一电转换器件。它由

    模拟
    2012-06-24
    驱动电路 光电耦合器 引脚 BSP

  • 电力电子器件与应用

    （一） 电力二极管结构基本特性静态特性 伏安特性动态特性 零偏置、正向偏置、反向偏置三种形态转换时，伏安特性随时间变化。主要参数与选型参考依据正向平均电流 IF，其有效值为1.57IF。选择二极管时，应按照

    模拟
    2012-06-24
    并联 电力电子器件 UG BSP

  • 示波器探头的上升时间和带宽分析

    示波器最主要的三个局限性是：灵敏度不足、输入电压的容许范围太小以及带宽有限。除了在信号灵敏度要求很高的特殊场合，通常我们都能够保证信号电平高于一般示波器的最低信号灵敏度电平：高电平数字信号的最大电平小

    模拟
    2012-06-23
    带宽 放大器 示波器探头 BSP

  • BOB示波器信号上升时间的计算

    BOB购买了一台标称300MHZ的示波器，探头的标称值是300MHZ，两个指标均为3DB带宽。问：对于上升时间为2NS的信号，这个组合信号的影响如何？实际上2NS的上升时间，显示在BOB的示波器上变成了2.5NS例：计算输入信号的上

    模拟
    2012-06-23
    信号 示波器 噪声 HZ

  • 探头接地环路的自感分析

    当采用常规的10：1示波器探头测量数字设备时，性能劣化的主要因素来源于其接地导线的自感。厂商提供的探头性能指标，是将测试夹具直接连接到探头顶尖和探头外屏蔽层测量得到的数据。探头带宽的测量在没有使用接地引线

    模拟
    2012-06-23
    电流 回路 接地 示波器探头

  • 估算LC电路的Q值的方法

    图3.4中有一个与信号源相串联的电阻，这个电阻可以作为任何门电路驱动被测信号时的输出阻抗的模型。对于TTL或高性能的CMOS驱动器，这个源端阻抗大允为30欧。对于ECL系统，输出阻抗大约为10欧。LC电路的Q值，或者说谐

    模拟
    2012-06-23
    电阻 数字信号 LC电路 HZ

  • 计算接地环路电感和算出阻尼双极点的上升时间的方法

    在图3.4中，接地环路的尺寸是1IN*3IN。这类探头的接地导线典型的尺寸是美国线规（AWG）24，线径为0.02IN。采用附录C的电感计算公式，对于矩形回路，得到的电感应该是：该电路的LC时间常数为：对于这类临界阻尼双极点

    模拟
    2012-06-23
    信号 电感 接地 电路

  • 探头加重电路负载的方法

    示波器探头的使用往往会改变被测电路的工作状态。的确，我们都磁到过这样的情形：当用探头测试电路时，电路工作正常，而一旦将探头移开，电路的功能就会紊乱。这是一种常见的现象，也正是我们要讨论的由示波器探头引

    模拟
    2012-06-23
    输入阻抗 示波器探头 PS 电路

  • 示波器探头低电感接地环路的夹具简介

    大多数示波器探头上都套有一个可拆卸的塑料抓钩。将这个塑料夹去掉，就会露出探头的芯片管。如果必要，可以将固定接地引线的装置拆开，裸露出低电感的接地金属护套。这个金属护套，或者说接地环套，一直延伸到探头的

    模拟
    2012-06-23
    电感 回路 接地 示波器探头

  • 具有4个模拟量输入通道的抗干扰电路原理简介

    开关量输入输出通道和模拟量输入输出通道，都是干扰窜入的渠道，要切断这条渠道，就要去掉对象与输入输出通道之间的公共地线，实现彼此电隔离以抑制干扰脉冲。最常见的隔离器件是光电耦合器,其内部结构见下图 ： 具

    模拟
    2012-06-23
    模拟 输入输出 抗干扰 电路原理

  • 时钟相位调整的电路简介

    图3.23所示的电路，是一个16进制的反相器，用于产生30~160NS的延迟。每一级的延迟时间是5~35NS，具体数值由可变电阻的值决定。每一级的延迟时间不应该超过时钟周期的12%，以保重稳定工作。通过调整延迟级数（2或4）并

    模拟
    2012-06-23
    时钟 相位 电路简介 同轴电缆

  • 锁相环的时间调整分析

    图3.24给出了CADILLAC时钟相位调整电路的框图。对于大规模生产测试，可能值得构造这样的电路。对于普通的实验测试，则太麻烦了。电路将总线时钟进行N分频，然后通过一个-频率比较器把它与一个同样经过N分频的本地振荡

    模拟
    2012-06-23
    时钟 锁相环 相移

  • 数字触发器原理与亚稳态特性简介

    图3.29是一个简化的数字触发器原理图。在这个例子中，为放大器提供了对称的正、负电压。正反馈电路把电容C上的任何正电压驱动到电源正电压，或者把电容C上的任何负电压驱动到电源负电压。当用时钟驱动时，电路会稳定

    模拟
    2012-06-23
    放大器 电平 数字触发器 BSP
首页 上一页 1015 1016 1017 1018 1019 1020 1021 1022 1023 1024 下一页 尾页
更多
发布文章

活动预告

更多

论坛

更多

相关标签

课程视频

更多