理解时钟抖动对高速ADC的影响
扫描二维码
随时随地手机看文章
我们将以凌力尔特(LTC)最新推出的高性能16位、160Msps的ADC LTC2209为例进行说明。LTC2209具有77.4dB的信噪比(SNR)，100dB 基带无寄生动态范围(SFDR)。
与当今市场上的许多高速ADC一样，LTC2209也使用采样-保持(S&H)电路，该电路本质上是对ADC输入的点取(Snapshot)。当采样-保持开关闭合后，ADC输入网络被连至采样电容。在开关打开的那一刻(1/2时钟周期后)，采样电容上的电压被记录并保持。
开关打开时间上的变异被称为孔径不确定性(aperture uncertainty)，或称为抖动，它将产生一个与抖动或输入信号斜率成比例的误差电压。换句话，输入频率越快、幅值越高，则越易受时钟源的影响。图1显示的是斜率与抖动的关系。
把时钟描述为“低抖动”已变得几乎毫无意义。这是因为它对不同的关注者意味不同。对可编程逻辑供应商来说，30皮秒、甚至50皮秒都可被认为是低抖动的；相反的，根据输入频率的不同，高性能ADC需要的时钟抖动应在1皮秒以内。
除非在频谱的最高端将出现满量程信号，否则与对最高频率成分的简单化处理不同，更精确地来讲，采样后信号的频谱功率分布才是决定性因素。举个简化的例子，从DC到1MHz的均匀频带功率在1MHz的等值功率时比单频或窄带的灵敏度低6dB。
在任何情况下，都有各种因素会造成抖动，除ADC本身内部的孔径抖动外，还有振荡器、各种频率分割器、时钟缓冲器和由耦合效应引入的任何噪音等其它多种因素。
LTC2209 的内部孔径抖动是70fsec(1fsec=10-15秒)。就LTC2209和LTC其它高速16位系列ADC所表现出的性能看，在某些采样情况下，0.5皮秒的抖动(大多振荡器供应商所能提供的最高指标)就可对SNR产生明显影响。决定所需要的抖动性能的不是ADC，而是具体采样情况。
任何在140MHz输入频率下具备77dB SNR的ADC都需要相同的抖动性能，以便不折不扣地实现数据手册上标注的SNR。就抖动性能来说，决定性因素是输入频率而非时钟频率。就LTC2209 来说，带10皮秒抖动的时钟将在1MHz输入频率仅产生0.7dB的SNR损耗。在140MHz，SNR将被降低至41.1dB。
图2显示的是作为采样输入频率函数的时钟抖动对LTC2209的SNR的影响，它包括从完美时钟到带100皮秒抖动时钟所逐渐增加的一系列时钟曲线。在100皮秒，ADC的SNR在输入仅为200kHz时就开始恶化。
时钟抖动对SNR影响的理论极限是：
其中，fin是输入频率、s是以均方根(RMS)秒表示的抖动。
与抖动相关的噪声功率与输入功率(dBFS)成比例。随着输入电平的增高或降低，与抖动相关的噪声成分也相应改变。例如，若我们在70MHz IF有-1dBFS的输入信号并用带1皮秒抖动的时钟进行采样，则我们可预期一个68dBFS的SNR。在-5dBFS，与抖动相关的噪声成分将下降 4dB、达72dBFS。
下载文档
热门文章
编辑精选
论坛活动
技术子站
资料下载
技术学院
- TrendForce集邦咨询: 新机带动需求回温，2025年第三季度全球智能手机面板出货量季增8.1%
- TrendForce集邦咨询: 预计2026年CSP合计资本支出增至6,000亿美元以上，AI硬件生态链迎新成长周期
- TrendForce集邦咨询: 预计2035年全球固态电池需求量将达到740GWh
- TrendForce集邦咨询: CSP、主权云需求持续强劲，预估2026年AI Server出货将年增逾20%
- TrendForce集邦咨询: DRAM供应吃紧推高DDR5合约价，2026年获利有望超越HBM3e
- 罗姆面向下一代800 VDC架构发布电源解决方案白皮书
- TrendForce集邦咨询：IT OLED面板大世代竞争升温，FMM阵营领跑、FMM-free阵营加速推进
- 太阳能路灯组件接线要注意的问题解析
