了解 ADC 中的串扰和隔离测试，第二部分

测试串扰时基本组件或阶段的简单框图。首先，对通道 1 上的干扰音应用一个滤波器，并测量作为参考捕获的输入。该滤波器确保来自信号发生器的所有其他噪声和谐波被衰减到足以不破坏施加的故意干扰信号。

将干扰信号设置为适当的幅度电平(在本例中为 –1 dBFS)后，测量相邻信道(信道 2)，不施加信号。这通常称为“开放”通道。干扰音应偶然出现在与通道 1 应用的输入信号频率相同的快速傅里叶转换仓或点上，尽管处于衰减水平。这是错误刺激。

确保将 50-Ω 端接适配器连接到通道的输入连接器，或为通道提供一些端接方式，以免被其他不需要的信号破坏。

预期成绩

在千兆赫兹采样和千兆赫兹模拟输入频率(当应用接近满量程信号时)，大约 –60 dBFS (1/1 mV) 或更低的误差杂散或串扰在大多数多通道系统中通常是可接受的，转换为最低有效位 (LSB ) 或错误的有效位数 (ENOB) 约为 10 的 12 位系统。

例如，12 位、1-V FS、3.2-GSPS ADC12DJ3200双通道 ADC 的信噪比 + 失真 (SINAD) 约为 60 dB，相当于 ENOB 约为 9.67，或 ENOB = (SINAD (dBFS) – 1.76)/6.02。这意味着使用 9.67 的 ENOB 或 LSB = VFS/2 N = 1/817 时，LSB 大小约为 1.2 mV。由于 ADC 的灵敏度仅为 60 dB 左右，因此在这种情况下对串扰的灵敏度是可以预料的。随着测试模拟输入频率的提高，ADC 内部的自然耦合将提高灵敏度。

除了检查跨多个通道的损耗外，我们还应该检查具有不同幅度的信号是否以线性方式产生串扰：干扰信号幅度的 –1 dBFS 下降会转化为误差杂散的 X-dBFS 下降受影响的通道或转换器。

彻底的串扰测试设置不会只测试一个音调;我们可能希望扫描所考虑频带中的所有频率和幅度。串扰可能对频率很敏感，但如果不进行测试，可能很难预测这些敏感度，尤其是在比较不同幅度时。一旦我们了解了频率差异，同时应用频率扫描和幅度扫描将产生大量数据，这些数据可能更有助于确定在系统设计中要消除哪些干扰音。

展示了 8 GHz 上的串扰结果与四种不同的干扰输入幅度的对比。如我们所见，当幅度最高时，ADC 的灵敏度最差。降低干扰信号音的幅度只会提高串扰性能。这是一个很好的测试，可以在感兴趣的频带以及根据我们的应用应用的信号幅度上运行设备(系统或 ADC)。

另一种常见的测试是应用特定的干扰频率并扫描幅度。

我们可以看到的，频率和串扰之间不一定存在线性关系。我们可以得出的结论是，随着干扰信号的频率变高、幅度变高或两者兼而有之，对串扰的敏感性会变差。

测试结果显示什么

串扰可能是多通道系统的罪魁祸首，需要深入了解每个转换器通道的灵敏度，例如在更大的雷达系统中。为了防止噪声和最大化性能，清洁电源和时钟是开始的基本要素;低噪声设备和电路同样重要。由于电路中的噪声太大，最轻微的串扰可能会使设备对应用程序无效。

实际上，我们的测试台在更孤立的环境中提供了 ADC 的简化视图。为了在系统级收集更现实的器件性能预期，谨慎的做法是在我们自己的应用板设置中收集类似的测试结果，以验证我们是否可以满足转换器的数据表性能。否则，系统通道灵敏度可能会受到 PCB 设计本身的串扰的限制。