信号链基础知识：缩放滤波器元件改善杂信号衰减

在DC到低频率感测器讯号调节应用中，仅依靠仪表放大器的共模抑制比（common mode rejection ratio; CMRR），不足以在恶劣的工业环境中发挥稳固的杂讯抑制效用。若要避免不必要的杂讯传播，必须对仪表放大器输入端低通滤波器中的各个元件进行正确的匹配和调节，才能以内部电磁干扰／无线射频干扰（EMI/RFI）滤波和CMRR使其他杂讯衰减，达到可以接受的讯号杂讯比（signal-to-noise ratio; SNR）。

以图1所示的低通滤波器实作为例。电阻感测器透过一个由RSX及CCM组成的低通滤波器网路，连接至一个高阻抗仪表放大器。在理想情况下，如果每条输入接脚的CCM都完全匹配，则两个输入端共有的杂讯量将在到达INA输入端之前降低。

共模滤波器电容（Ccm）完全匹配时，杂讯几乎完全衰减。图2显示TINA SPICE模拟中的这个结果，其中将一个100mVpp、100kHz的共模误差讯号注入INA333输入端。

这种方法的问题是现成电容都有5％到10％的一般容差，如果各个接脚的Ccm反向不匹配，总差动容差便会高达20％。图3更明确表示电容不匹配的情形，同时显示电阻感测器输出端的共模杂讯输入（eN）情况。

这种输入不匹配（?C）形成截止（cutoff）频率误差，使得共模杂讯eN差动进入INA输入，随后经过增益输出而成为误差电压。等式1至3显示到达输入端的共模杂讯量：

假设感测器讯号Vsensor的频率，远低于所有共模滤波器的杂讯截止频率（cut-off frequency）（亦即fC≥100*fsensor），而且RS1=RS2，则转换为差动杂讯讯号（eIN），成为VIN一部份的共模杂讯讯号（eN），如等式4所示：

  等式4

等式4进一步表明，输入一个100mVpp、100kHz共模误差讯号到INA333，而且1.6kHz滤波器截止频率（cut-off frequency）RC错配（mismatch）为10％时，所产生的误差如下：

　　
图5显示一种更有效且更常见的输入滤波方法，其中是在仪表放大器输入之间加入一个差动电容Cdiff。
 

加入这个电容还不能彻底解决问题，必须按照如下两个标準对Cdiff进行调节：

差动截止频率（cut-off frequency）必须够高，才能远离讯号频宽，并确实充分稳定滤波。

差动截止频率（cut-off frequency）必须够低，才能将共模杂讯降至可接受的程度，使得仪表放大器CMRR能够进行剩余杂讯抑制，最终达到可以接受的SNR。等式5呈现进行这种调节的一般原则：

图6显示VinP及VinN曲线图与无Cdiff及Cdiff=1μF时两种频率的对比情况。必须注意的是，在没有差动电容的情况下，INA333的输出程度会有差别。如此的差别被放大至输出，成为最终降低SNR的杂讯。Cdiff=1μF时，VinP及VinN之间的差别最小。

图7显示Cdiff=1μF时INA333输出的整体杂讯效能改善情况。

概括而言，安装于仪表放大器前端的低通滤波器应该有一个差动电容，其程度至少应该比共模电容高10倍。如此即可透过减小Ccm错配（mismatch）的影响，使得共模杂讯变为差动杂讯，而大幅提升滤波器的效率。