当前位置:首页 > 模拟 > 模拟
[导读]一、串行数据系统的基本知识 随着串行数据速率的不断提升,串行数据系统的传输结构也不断的发生着变化以适应高速传输的要求: 下图1所示为不同的数据速率所对应的系统传输结构: 从左到右依次为全局时钟系统结构、

一、串行数据系统的基本知识
随着串行数据速率的不断提升,串行数据系统的传输结构也不断的发生着变化以适应高速传输的要求:
下图1所示为不同的数据速率所对应的系统传输结构:

从左到右依次为全局时钟系统结构、源同步时钟系统结构、嵌入式时钟系统结构,随着数据速率的进一步提升,还有可能出现其它多种结构,如下图2的前向时钟系统结构,在10Gbps以上的串行数据传输系统中很可能会使用这种传输结构

从上图1中可以看出:
1、典型串行数据传输系统主要构成因素包括:发送端TX,接收端RX,时钟信号及其传输通道,数据信号及其传输通道
2、随着数据速率的提升,串行数据系统传输结构发生的变化主要集中在时钟信号及其传输通道的变化,在当前新一代的串行数据系统中,如PCI Express(I,II),SATA(I,II)等,已经没有了专门的时钟信号传输通道,而是将时钟信号嵌入到了数据中进行传输,因此需要在接收端能有效的将时钟恢复出来,那么为何数据速率的提升需要改变时钟信号及其传输结构呢?了解下接收端芯片的基本工作原理会有助于我们理解这些变化。

通信系统的实质是通过一段介质发送或者接收数据。发送端TX发出不同编码形式的高速串行数据,经过一段链路传输后到达接收端RX,串行数据在传输过程中会受到各种各样的干扰,引起数据的抖动,串行数据系统工作的目的就是要尽可能的减少这些干扰的影响使得接收端能准确无误的恢复出发送端发送过来的数据。如下图3所示,

由于接收端(一般是由D触发器构成)需要使用时钟采样来完成同步接收数据,因此时钟信号和数据信号之间的同步关系是非常重要的,即必须要满足一定的建立时间和保持时间。因此串行数据时钟系统结构的变化最根本上是为了满足时钟与数据之间的时序关系,以便接收端能正确的接收到信号。
接收端D触发器的工作原理


D触发器触发直流电平示例(时钟上升沿触发):

可见,当输入触发器的电平没有翻转时,触发器能稳定的恢复出输入信号。

D触发器触发触发脉冲信号示例(时钟上升沿触发):

(如果时钟和数据之间的相对抖动偏差太大,将会导致图示D触发器输出信号的逻辑翻转错误或者不稳定)
当数据信号的电平发生翻转后,时钟边沿与数据边沿需要一定的建立时间来锁存数据;同时,数据信号的电平需要一定的保持时间让时钟能稳定的锁存数据。为了让建立时间和保持时间最大化,时钟最好能出现在数据比特位的中央。但是由于数据或者时钟存在抖动,抖动较大时,无法满足建立时间和保持时间的要求,D触发器可能输出错误的数据,产生误码。特别是在高速数字电路中,速率的增加导致建立时间和保持时间的余量越来越小,由于抖动产生误码的概率越来越高,所以,时钟和数据的抖动测试非常重要。

二、抖动的基本概念
抖动的定义为信号在电平转换时,其边沿与理想时间位置的偏移量。抖动比较大时可能出现:并行总线的建立保持时间余量不够、时钟稳定度差、串行信号接收端误码率高等现象。

研究串行数据系统的抖动主要是研究时钟与串行数据的相对抖动,而不是单纯的指时钟抖动或者数据抖动。也就是说即使时钟有很大的抖动,但是只要数据也存在同样大的抖动,则两者之间的相对抖动仍旧很小,时钟和数据之间的建立时间和保持时间也仍旧能够得到保证。如下图所示:

当带有抖动的数据信号与带有抖动的时钟信号出现较大的相位偏差时,系统即有可能出现建立时间、保持时间不够,出现误码等情况;这个偏差叫做串行数据的时间间隔误差(TIE,time interval error)。每一个时钟边沿和数据边沿都会有一个时间间隔误差,那么我们需要关注哪一个边沿的TIE呢?还是关注一段时间内(一定的波形数量)所有波形边沿的TIE的累积效果呢?需要多少波形数据统计运算得到的TIE才符合要求呢?搞清楚这几个问题需要了解下串行数据系统中经常用到的另外一个概念:误码率(BER,bit error rate)
三、串行数据系统中误码率的概念
由于串行数据系统需要在一给定的时间内发送或者传输许多位的数据,因此衡量系统的整体性能通常由在一段时间内或者一定数量的数据进行衡量,即发送端发送一定量的数据,在接收端接收到的数据中出现错误位的比率,也叫做误码率。大部分的串行数据标准要求,发送端发送10e+12个误码,在接收端出现误码的比率不能多于一个,也就是误码率为10e-12,相对应的要求在此误码率下抖动不能超过一定的值。而示波器累积10e+12个误码,可能需要数天的时间,因此示波器在分析误码率抖动时通常需要用到统计分析、外推等抖动算法。

四、抖动的来源
产生抖动的原因有多种,从元器件来看分为intrinsic抖动与nonintrinsic抖动两种,前者是与电子器件和半导体器件的电子和空穴特性有关,后者与电路的设计有关,可以通过优化设计来改善。前者产生的抖动称为随机抖动(Random Jitter,简称Rj),后者产生的抖动称为固有抖动(Deterministic jitter)。随机抖动的来源为热噪声、Shot Noise和Flick Noise。固定抖动的来源为:开关电源噪声、反射、串扰、电磁干扰等等。在后续专门介绍随机抖动和固有抖动的文章中将详细介绍。

本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除。
换一批
延伸阅读

在现代电子设备中,晶振作为提供精确时钟信号的核心元件,其重要性不言而喻。从智能手机、计算机到汽车电子、通信基站,晶振的身影无处不在,它如同电子设备的 “心脏起搏器”,确保各种复杂电路有条不紊地运行。而晶振的核心 —— 石...

关键字: 晶振 时钟信号 振荡器

在电子电路的世界里,时钟信号是整个系统有序运行的 “节拍器”,而无源晶体与有源晶振作为产生时钟信号的核心器件,扮演着举足轻重的角色。尽管它们的目的都是为电路提供稳定的频率信号,但在结构原理、性能特点、应用范围及使用方法上...

关键字: 时钟信号 无源晶体 有源晶振

在电子电路中,晶振是一种至关重要的频率控制元件,为系统提供稳定且精确的时钟信号。而晶振负载电容以及晶振两边的电容在晶振的正常工作中都扮演着关键角色,尽管它们存在一定关联,但实则有着不同的特性与功能。

关键字: 控制元件 时钟信号 晶振

在数字电路设计中,计数器是一种基础的数字电路组件,用于记录并显示脉冲信号的数量或频率。4进制计数器,即模4计数器,是一种特殊的计数器,其计数范围从0到3,共4个状态。本文将深入探讨如何结合D触发器与寄存器来实现一个4进制...

关键字: D触发器 寄存器 计数器

在数字电路设计中,D触发器(Data Flip-Flop)是一种重要的时序逻辑元件,它能够根据时钟信号和输入数据的变化来更新其输出状态。根据复位信号与时钟信号的关系,D触发器可以分为异步复位D触发器和同步复位D触发器。本...

关键字: D触发器 Verilog

在现代通信、数据处理和精密测量系统中,时钟信号的稳定性和低抖动性至关重要。时钟抖动(Jitter)作为时钟信号中不期望的时序变化,会导致数据传输错误、信号同步问题以及系统性能下降。为了应对这一挑战,研究人员和工程师们不断...

关键字: 时钟信号 PLL 锁相环

脉冲电路主要包括脉冲产生电路和脉冲整形电路。脉冲产生电路的功能是产生各种脉冲 信号,如时钟信号。

关键字: 脉冲电路 时钟信号

在现代电子系统中,时钟信号的稳定性和精确性对系统性能至关重要。随着科技的快速发展,对时钟频率和相位噪声的要求也日益提高。双环路时钟发生器,作为一种先进的时钟生成技术,凭借其独特的结构和卓越的性能,在高端应用中展现了强大的...

关键字: 时钟信号 低相位 锁定环

在现代电子系统中,时钟信号的稳定性和精确性对于系统性能至关重要。随着数据转换器的速度和分辨率不断提高,对高频、低相位噪声的时钟源需求日益增长。尤其是在蜂窝基站、军用雷达系统和其他需要高速、高性能时钟信号的应用中,时钟发生...

关键字: 时钟信号 双环路 数据转换器

在信息技术飞速发展的今天,电信和网络应用对时钟信号的要求日益严苛。时钟信号作为系统运行的基石,其稳定性、精确性和灵活性直接关系到整个系统的性能和可靠性。在这样的背景下,可编程多速率时钟产生器以其独特的优势脱颖而出,尤其是...

关键字: 时钟信号 可编程 NB3H5150
关闭