某型计算输出机试验台的设计

0 引言
    计算输出机试验台在现有的通用计算机的基础上，利用它的ISA扩展槽，进行了电路的设计。同时进行了相应的软件调试，来模拟计算主机。
    试验台的主要功能是给计算输出机送出所需角速度α1、β1、α2、β2、α3、β3等数字信号，同时能对输出机进行各项检查以及各个模拟电压量在工作范围内进行平稳性检测。

1 设计原理
    任何一个微处理器都要与一定数量的部件和外围设备连接，但如果将各部件和每一种外围设备都分别用一组线路与CPU直接连接，那么连线将会错综复杂，甚至难以实现。为了简化硬件电路设计、简化系统结构，常用一组线路，配置以适当的接口电路，与各部件和外围设备连接，这组共用的连接线路被称为总线。采用总线结构便于部件和设备的扩充，尤其制定了统一的总线标准则容易使不同设备间实现互连。微机中总线一般有内部总线、系统总线和外部总线。内部总线是微机内部各外围芯片与处理器之间的总线，用于芯片一级的互连；而系统总线是微机中各插件板与系统板之间的总线，用于插件板一级的互连；外部总线则是微机和外部设备之间的总线，微机作为一种设备，通过该总线和其他设备进行信息与数据交换，它用于设备一级的互连。
    另外，从广义上说，计算机通信方式可以分为并行通信和串行通信，相应的通信总线被称为并行总线和串行总线。并行通信速度快、实时性好，但由于占用的口线多，不适于小型化产品；而串行通信速率虽低，但在数据通信吞吐量不是很大的微处理电路中则显得更加简易、方便、灵活。串行通信一般可分为异步模式和同步模式。随着微电子技术和计算机技术的发展，总线技术也在不断地发展和完善，而使计算机总线技术种类繁多，各具特色。系统ISA(industrial standard architecture)总线标准是IBM公司1984年为推出PC／AT机而建立的系统总线标准，所以也叫AT总线。它是对XT总线的扩展，以适应8／16位数据总线要求。它在80286至80486时代应用非常广泛，以至于现在奔腾机中还保留有ISA总线插槽。ISA总线有98只引脚。

2 硬件设计
    设计内容包括接口电路设计，标志逻辑电路设计，定时计数电路设计。
    该电路由静态存储器HM6264，总线接受器74HCT244，总线收发器74HCT245，差分驱动芯片96F174、96F175，锁存器74HCT373，可编程逻辑门阵列GAL20V8，可编程定时计数器8253组成。
2．1 接口电路设计
    存储器选择静态存储器HM6264，容量8 K字节，数据宽度8位，占用地址线13根、数据线8根、控制总线2根、地址译码1根信号线。
    设计原理的要求，选择具备输出三态信号的输出器，作为与存储器6264的接口芯片。主控制的接口芯片选用总线接受器74HCT244，总线收发器74HCT245，根据总体设计的要求，输出控制与共享存储器采用差分总线的方式来连接，芯片选用具备三态输出的差分驱动芯片96F174、96F175将数据线、地址线、控制信号等接至6264(见图1)。

2．2 标志逻辑电路设计
    通用阵列逻辑GAL(Generic Array Logic)是采用先进的E2CoMC工艺制造的大规模专用数字集成电路，是专用集成电路ASIC的一个重要开支。GAL器件具有高速、低耗、用户可反复编程及结构灵活等特点，是一种新型的数字逻辑器件。
    GAL由输入缓冲器，与门阵列、或门阵列、输出逻辑宏单元、输出三态缓冲器等构成。输入缓冲器的逻辑作用是把输出变量转换成原变量和反变量，为与门阵列提供输入信号；同时，由于CMOS工艺，输入阻抗很高，要求的输入驱动电流大大低于普通双极型器件，使驱动电路可有很高的扇出系数，而电平可与TTL电路兼容。
    特点：
    (1)功能强，使用灵活，具有通用性。
    (2)集成度高，功耗低，构成系统时，所用器件很少，相互间连接线也少，系统的可靠性明显高于用中小规模集成电路如74系列的TTL器件、74HC和CD4000系列的CMOS器件等构成的系统。
    (3)保密性好。GAL器件具有加密单元。这一单元被编辑后。就禁止对门阵列再作进一步的编辑和验证，除非将芯片全部擦除。加密单元可有效地防止抄袭电路设计。
    (4)必须根据需要对芯片进行编程，因而对电路设计者来说，编辑工具是必需的。这是一笔不小的支出。同一芯片，由于编辑不同，其功能也不同。对使用含有GAL器件的用户来说，判断GAL的好坏很困难．而一旦GAL芯片损坏，则必须从设备生产厂家订购同一型号、同一编辑号的已编辑芯片。不仅未编辑的芯片不能用，编辑不同的同一型号芯片也不能用。
    标志电路包括标志建立清除电路和标志查询电路，标志的建立采用触发器74HCT74、初始化采用2输入与门74HCT08实现初始状态的建立和标志的清除，标志的查询采用锁存器74HCT373，译码电路采用可编程逻辑门阵列GAL20V8。
    标志状态的电路设计：状态的建立和清除通过读某一外设端口产生的脉冲信号，该信号作用于触发器74HCT74的置位端，控制状态的产生和清除。该状态信号输出供其它查询。状态查询的电路设计：将输出机来的状态信号用锁存器74HCT373锁存。如需要时，用读某外设端口将状态读入供查询使用。
    GAL20V8译码输出I／O读写a清除1／5s标志，读写b置／清占用标志，写c清输出机标志(见图2)。

2．3 定时计数电路设计
    可编程定时器8253
    8253与总线相连接的引线主要是：
    (1)D0～D7双向数据线，用以传送数据和控制字。
    (2)CS片选输入信号，低电平有效。
    (3)RD读控制信号，低电平有效。
    (4)WR写控制信号。低电平有效。
    (5)A0、A1为8253内部计数器和控制寄存器的编码选择信号。
    8253工作方式
    从内部结构图，8253内部有3个相同的16位计数器。
    (1)方式0(计数结束产生中断)计数器对CLK输人信号进行减法计数，每一个时钟周期计数器减1。
    (2)方式1(可编程单稳)当计数值装入计数器后，要门控信号GATE上升沿开始启动计数。
    (3)方式2(频率发生器)计数器装入初值。开始工作后，计数器的输出OUT将连续输出一个时钟周期宽的负脉冲。
    (4)方式3(方波发生器)在这种方式下，可以从OUT得到对称的方波输出。
    (5)方式4(软件触发选通)设置此方式后，输出OUT立即变为高电平。一旦装入计数值，计数立即开始。
    (6)方式5(硬件触发选通)
    设置此方式后，OUT输出为高电平。GATE的上升沿使计数开始。当计数结束时由输出端OUT送出一宽度为一个时钟周期的负脉冲。
    此方式下，GATE电平的高低不影响计数，计数由GATE的上升沿启动。若在计数结束前，又出现GATE上升沿，则计数从头开始。
    从8253的6种工作方式中可以看到门控信号GATE十分重要。而且对不同的工作方式，其作用不一样。现将各种方式下，GATE的作用列于下：
    8253的寻址及连接
    寻址
    (1)8253占用4个接口地址，地址由A0、A1确定。