当前位置:首页 > 电源 > 数字电源
[导读]1 背景知识日常生活中我们经常见到数字图像水印的存在。例如图1所示。数字图像水印在日常生活中也起到非常重要的作用。它们以各种方法来保护所有者的权益,包括:版权识别;

1 背景知识

日常生活中我们经常见到数字图像水印的存在。例如图1所示。数字图像水印在日常生活中也起到非常重要的作用。它们以各种方法来保护所有者的权益,包括:

版权识别;

著作权认定;

复制保护。

 

 

图1 数字图像水印

数字图像的水印叠加公式为:

-------------------------------(1)

如公式1所示,未加水印的图像表示为f水印表示为w,常数a控制水印和衬底图像的相对可见性。如果a为1,则水印是不透明的,并且衬底图像完全是暗的;随着a接近0,会逐渐看到更多的衬底图像和更少的水印。通常a在0和1之间。如图2所示,a为数字水印,b图像中a=0.3,c图像中是已加水印的b和原图f的差值。

 

 

图2 一个简单的可见水印

2 数字图像水印的FPGA实现

 

 

图3 视频图像的数字图像水印的FPGA实现流程图

我们要在视频图像采集系统终端显示一个五角星水印:

1)水印的制作

如图4所示,我们使用画图工具来制作一个图案。

 

 

图4 红色五角星水印图

2)rom文件的生成

如图5所示,我们使用BMP2MIF工具生成.mif文件。

 

 

图5 BMP2MIF工具

3)FPGA watermark源码:

 

 

4)图像水印的实现

我们分别取了a =1 和 a = 0.5两种效果。

 

 

图6 未加水印的图像

 

 

图7 加了水印的图像(a = 0.5)

 

 

图8 加了水印的图像(a = 1)

本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除( 邮箱:macysun@21ic.com )。
换一批
延伸阅读

本项目展示了一种基于DE1-SoC FPGA板采用有限状态机(FSM)构建的安全数字访问控制系统。该系统允许用户通过键盘或开关输入4位密码,硬件验证密码,并通过LED灯、七段数码管、TFT屏幕和蜂鸣器提供反馈。为增强安全...

关键字: FPGA 蜂鸣器 七段数码管 DE1-SoC板

本项目采用VSD Squadron FPGA Mini板和MYOSA传感器模块,构建了一套基于FPGA的智能水质安全报警系统。该系统设计为低成本的数字原型,用于将水质状况分类为三种简单状态:安全、注意和危险。VSD Sq...

关键字: 传感器 FPGA LED

在产线设备中,PLC常作为主控单元负责工艺流程,FPGA作为高速算法加速/多路采集前端。两者之间通过Modbus RTU(RS485)或 Modbus TCP(以太网)互通,是成本与开发难度最平衡的协同方案。本文以西门子...

关键字: PLC FPGA Modbus

在Xilinx FPGA开发中,Vivado HLS(High-Level Synthesis) 是把C/C++/SystemC算法“翻译”成RTL(Verilog/VHDL)并封装为可重用IP核的利器。相比手写RTL,...

关键字: Vivado FPGA Xilinx

我们都经历过这种情况:模拟器看起来完美无缺,比特流第一次加载就成功了,可板子却……静止不动,做着奇怪的事,又不肯解释。这时你只能拿起厂商的调试工具,接受被绑在他们IDE上的命运,或者干脆在设计上撒满LED灯,像撒 bre...

关键字: FPGA 计数器 BRS-100-GW1NR999

在FPGA/ASIC设计中,跨时钟域(CDC,Clock Domain Crossing) 是时序违例与功能Bug的高发区。单比特信号、多比特总线、脉冲需采用不同同步策略。本文给出三种经典CDC方案的RTL实现,并对比S...

关键字: 跨时钟域 FPGA

在高速ADC采集系统中,数字下变频(Digital Down Converter, DDC) 负责将高中频采样信号搬移到基带(或低中频),并完成降采样(Decimation)与抗混叠滤波,是雷达、软件无线电接收链路的标配...

关键字: FPGA DDC

在FPGA中例化DDR4 SDRAM控制器(如Xilinx MIG或Intel UniPHY)后,正确的时序约束(SDC)是让控制器通过时序签核、稳定跑在目标频率(如2400MT/s)的前提。很多"初始化失败"或"校准不...

关键字: FPGA DDR4 时序约束

在FPGA开发中,“时序不收敛”(Timing Closure Failed)是让工程师最头疼的问题之一。当WNS(最差负余量)为负时,设计无法在目标频率下稳定运行。本文总结五大系统性排查思路,帮助你在Vivado/Qu...

关键字: FPGA 时序收敛

在Xilinx UltraScale+系列FPGA中,片上存储器分为BRAM(Block RAM)和URAM(Ultra RAM)两类。BRAM容量18/36Kb,URAM容量288Kb,但URAM延迟略高且占用更多布线...

关键字: FPGA BRAM URAM
关闭