• 新思科技建议在远程办公环境中重视合规审计培训

    新思科技建议在远程办公环境中重视合规审计培训

    随着国内外与信息安全有关的法律法规的颁布以及软件安全行业标准的出台,企业在构建安全、高质量的软件的同时需要遵守相关法律法规和标准,否则将面临巨额罚款。因此,企业必须意识到不合规所带来的风险并加强对团队的合规审计培训。 受疫情影响,许多企业几乎已经开启完全远程办公的模式。他们不得不为过去线下当面进行的活动进行重新规划。例如,在不确定时期,许多合规审计已经通过在线方式进行。这种转变要求企业调整他们所做的准备和计划。 但是即使在形势不明朗的时期,保持敏锐以及对安全知识、计划和响应的追踪仍是企业的责任。企业的安全团队必须以新的方式为这些审计做准备。现在许多都进行远程管理,团队必须意识到潜在的缺陷和风险。 某些审计活动可能会疏忽了一些漏洞风险,在报告中予以通过;但是对于企业的安全性而言,风险不会因为报告通过而消失。因为您的审计师疏忽了,不代表黑客会看漏,他们可能在一天之后就尝试利用这个漏洞进行非法活动。有鉴于此,从开发人员到管理人员,对您的团队进行必要的安全知识和培训更加重要,这不仅需要通过合规审计,而且需要超过这个标准。在安全法规和合规方面力争达到更高标准是保护您的企业、员工和客户的最佳方法之一。 培训如何提高合规率? 根据对行业专家的一项调查,针对行业标准和法规如支付卡行业数据安全标准(PCI DSS)的安全审计的合规率一直在下降。例如,PCI DSS的合规性自2012年首次下降以来,从2018年的42%下降至2019年的26%。合规下降的原因有很多,但是10%的受访者表示,导致合规失败的一个关键因素是合规教育的减少或取消。 同时,其他的法规,比如面向医疗服务行业的HIPAA法案,它本身并没有一个通过或未通过的规定。但是为了合规,当雇佣员工或者政策/程序发送重大变化时,他们需要接受有关安全主题的培训和最佳实践,包括社会工程、密码和加密。 然而,在核对清单上打勾的一次性训练并不能满足HIPAA法案对合规性的要求。尽管HIPAA法案没有规定应该多久进行一次合规培训以保持合规,负责监督HIPAA法案的组织在最近的一则简讯中表示,每月的安全更新和半年一次的培训对于许多医疗机构满足要求都非常有效。 数据泄露成本增加 企业不遵守这些法规的话可能遭受重罚,其中包括罚款和吊销许可证和证明。 除了因不合规而受到的直接处罚之外,由于不及时了解安全审计培训而带来的更大的商业影响还包括数据泄露的增加。因此,培训不仅使企业能适应最新的法规,而且还减少信息丢失的可能性。 研究已经量化了这些影响。例如,在过去的14年,完全符合PCI DSS要求的企业没有发生过任何一例数据泄露事件。 eLearning满足企业的特定需求 由于大部分员工无法进行课堂式培训或者在现场进行安全信息的巩固培训,企业应该转向并加强使用在线课程来帮助员工提升安全知识。eLearning课程和在线讲师指导培训(vILT)都是帮助企业满足合规培训需求的一些不错的选择。 eLearning提供比以往更重要的优势,包括按需访问、特定角色培训(比如开发人员、架构师、DevOps经理、安全从业人员、执行人员),以及适用于特定合规标准的培训(如PCI DSS)。而且eLearning培训可以帮助覆盖特定垂直领域的法规,比如金融服务和汽车。另外,vILT与面对面授课很相似,可以在线与小组成员互动。由于不同的企业需要不同类型的课程,eLearning和vILT提供灵活性以满足这些需求。 eLearning课程可以覆盖适用于企业的法规或标准的培训需求内容深度,有与PCI DSS、《通用数据保护条例》(GDPR)、《加利福尼亚州消费者隐私法案》(CCPA)等等相关的特定合规课程。如果企业需要更具深度或广度的合规或安全培训,可以选择完整的eLearning课程目录或者单点学习课程。完整的安全目录涵盖从基础和防御策略到特定的编程架构/语言和云平台。 按需eLearning合规课程不仅非常适合开发人员,eLearning还适用于其他角色。比如GDPR合规培训适用于开发和项目经理以及CISOs和其他高层管理人员。 eLearning集成到IDE 伴随着 “向左移”,开发团队在软件开发生命周期早期承担更多的安全责任,他们不得不在代码提交之前加入合规性培训。为了满足这一需求,按需eLearning直接通过新思科技的Code Sight插件集成到开发人员的集成开发环境(IDE)中。eLearning还与Coverity Connect和Seeker集成。这些集成使得eLearning课程的演示内容能结合团队的需求。因此,集成直接支持开发团队“向左移”,并且确保他们可以获取满足其安全和合规需求的相关培训。 不要错过安全培训,以备不时之需 随着许多企业开展远程办公,合规审计培训也发生了变化。远程办公场所改变了工作流程并且带来了新的挑战,但是安全合规的需求并不会因此而减少。 eLearning可以帮助企业在不确定的时期更加专注于合规和法规培训的需求。通过在线培训来强调诸如PCI DSS、GDPR和新的CCPA等特定的法规和标准,如金融服务和汽车的垂直行业,或者如软件安全原则的通用培训基础知识。

    时间:2020-06-29 关键词: 新思科技 远程办公 elearning

  • EDA软件的设计有哪些难点

    EDA软件的设计有哪些难点

    我们首先要知道,EDA软件是用于电子设备开发的一种工具软件,EDA软件的基本功能并不复杂,无非就是从原理图到实物pcb的转换,但是想要从原理上,完全达到设计的要求,需要在EDA软件基础功能上增加其他与所设计产品特性的功能。 EDA的基础功有两个: 一、原理图实现,原理图功能是设计人员将自己的想法实现的功能,原理图功能是通过各种元器件符号来连接各个功能器件,以达到PCB功能输入的要求,组成原理图的各种符号只是为了实现各个元器件的电气连接关系,所以原理图符号需要具有元器件功能的元件库,这就是原理图库,原理图库的符号只要能达到元器件基本连接关系就行,但是有些比较复杂的元器件不单只有连接关系,还有各个连接关系之间的属性,而这个属性有可能是硬件属性也有可能是软件属性,所以就需要在原理图里面体现出来,比如USB的数据接口就是具有硬件的连接属性,又有软件的功能属性,USB数据接口既要满足基本的连通正常又要满足数字电路的差分要求,要不然就会出现速度降低或者延迟,这就需要在原理图上面表明这个是USB数据接口以及标注差分属性。 二、PCB电路板实现,PCB电路板是用来承载实物元器件和连接元器件的一个基板,由各种材料组成,常用的是FR-4玻璃纤维材质的电路板,PCB电路板的实现需要PCB工具,它是通过把原理图产生的连接关系用实物图形的方式实现,PCB工具实现的空间是物理空间,也就是PCB工具产生的器件几何尺寸多大,那么他的实物就有多大,PCB软件的基础功能就是绘图过程,和任何一个绘图工具没有区别,甚至比其他绘图工具还简单,而组成PCB元器件的图形叫PCB元件库,PCB元件库的元件包含了元器件的几何尺寸,焊接几何尺寸和图形,这些图形直接关系到实物图形的焊接,装配,测试等等后续工序的进行,完成了PCB电路板的设计就需要把这个文件输出给PCB电路板生产厂家进行生产,就完成了PCB电路板的全部设计工。 PCB工具的基础功能基本上能满足大部分电子设备的设计要求,但是对于复杂的设备设计就需要在此设备要求的设计下增加PCB电路板设计人员对设计进行尽量多的仿真设计,而仿真设计又要牵扯到高等数学,物理,几何,化学,新材料,电磁兼容等方面的知识。比如手机的高频电路需要在高达GHz的频率下工作,FR-4玻璃纤维材料就不是首选材料了,陶瓷材料才是首选,所以有些天线就用专用的陶瓷天线,而在设计陶瓷基材的天线时就需要在PCB设计时仿真等功能来验证设计的准确性,又比如多层电路板又有信号完整性(SI),电源完整性(PI)等等要求,这又要在PCB工具软件里面增加相应的功能予以实现。 三、所以EDA并不复杂,但是需要实现复杂的电子设备就需要把EDA功能丰富起来,这又需要大量的数学人才,电磁学人才,物理学人才,化学人才,几何学人才等等大量的基础性投入才能实现,而且要有合适的制度来把这些人才汇聚到一起才能实现EDA的良性发展。 以上就是今天分享的EDA软件设计的难点,你学会了吗?

    时间:2020-06-22 关键词: EDA eda软件

  • 国内EDA产业的发展方向,特点与机遇

    国内EDA产业的发展方向,特点与机遇

    做硬件的朋友都知道,在芯片设计领域,EDA 软件是不可或缺的。作为芯片之母,皇冠上的明珠,一旦 EDA 受制于人,整个芯片软件产业的发展都可能停摆,所以发展国产 EDA 迫在眉睫。 芯片产业链包括设计、制造、封装、测试、销售,芯片核心实力重心在芯片设计,而芯片设计离不开芯片设计软件 EDA,EDA 可谓是芯片产业链“任督二脉”。 国内 EDA 产业发展从上世纪八十年代中后期开始,国产首套 EDA 熊猫系统于1986年开始研发并于1993年问世。之后的国内EDA发展曲折而缓慢,因各种因素影响,国产EDA产业没有取得实质成功。在2008年,国内从事EDA研究领域涌现了华大电子、华天中汇、芯愿景、爱克赛利、圣景微、技业思、广立微和讯美等公司。之后十年发展,华大九天、芯愿景、芯禾科技、广立微、博达微等几个企业从国产EDA阵型中展露生机。 目前全球 EDA 软件供应商主要是国际三巨头 Synopsys、Cadence 和 Mentor Graphic 。中国市场 EDA 销售额的 95% 由以上三家瓜分,剩余的 5% 还有部分被 Ansys 等其它外国公司占据,给华大九天、芯禾科技等国产 EDA 公司留下了极少的份额,且后者在工具的完整性方面与三强相比,有明显的差距。 而在局部取得突破的领域,国内厂商与三巨头也存在着相当的差距,比如在物理验证、综合实力等方面,国内 EDA 厂商还“没有能力全面支撑产业发展”,总体上还是很难离开三大巨头公司的平台。 目前国内EDA企业面对的短板 国内EDA产业短板之一:产品不够全,尤其在数字电路方面。SOC设计主流程的EDA工具数量中,来自Synopsys与Cadence公司的占有大部分,尤其是时序和功耗检查以及定制设计两步,完全由上述两家垄断,国产EDA在许多工具上仍有缺失。 国内EDA产业短板之二:人才短缺、投入不足。我国约有1500人的EDA软件开发工程师,但在本土EDA公司和研究单位工作的工程师只有300人左右,其他大部分都是在三大巨头工作。而放大到全球,对比于Synopsys 7000多的研发人员,当中有5000多从事EDA的研发,这个差距更是明显。研发投入上, 据资料显示,本土EDA企业龙头华大九天,过去十年间所投研发资金也只有几个亿,而Synopsys研发投入约为10.8亿美元,Cadence研发投入约为8.7亿美元。 国内EDA产业短板之三:市场培育较难,市场拓展周期较长。 目前,EDA市场被三巨头垄断,国产EDA生存环境十分狭小,即使能够研发出全套的EDA工具,在短期内也难以与三巨头企业的产品抗衡。国产EDA缺乏市场,反作用于EDA的研发,造成恶性循环。目前国际环境存在不确定性,美国对中国高新技术产业的限制仍在继续,这给我国的IC产业带来了巨大挑战,但同时也面临着新的机遇。国产EDA公司化危为机,市场生态迎头赶上,是实现国产化替代、产业自主可控的重要一步。 国内EDA产业短板之四:缺乏与先进工艺的结合。EDA是设计和工艺对接的纽带,而国内EDA厂商与先进工艺结合比较弱。 ①三大EDA公司在新工艺开发阶段与全球领先的晶圆制造厂进行全方位合作,因此对工艺理解很到位。国内EDA厂商只能在工艺开发完以后拿到部分数据,无法接触到先进工艺的核心部分,难以针对先进工艺设计、改良EDA软件,造成与三巨头的客观差距。 ②国内在PDK方面不足,对国产EDA发展不利。EDA工具与工艺结合的重要支撑是工艺设计套件(PDK),PDK开发非常复杂,需要较大投入,目前国内EDA厂商都比较缺乏PDK基础,这与中国整个半导体生态不够成熟直接相关,需要半导体行业整体的进步。 解决与国产EDA与先进工艺方面结合缺失的问题,既需要国内晶圆厂提高自身的制造技术,又需要EDA企业加强和国际先进晶圆厂的合作。打造本土EDA全方位竞争力,需要产业链各界的共同努力。

    时间:2020-06-22 关键词: EDA EDA技术

  • PCB设计技巧经典问答,建议收藏

    PCB设计技巧经典问答,建议收藏

    初学PCB,往往会有很多的问题,这里整理了PCB设计的经典几十问,建议大家收藏。 1、如何选择 PCB 板材? 选择 PCB 板材必须在满足设计需求和可量产性及成本中间取得平衡点。设计需求包含电气和机构这两部分。通常在设计非常高速的 PCB 板子(大于 GHz 的频率)时这材质问题会比较重要。例如,现在常用的 FR-4 材质,在几个 GHz 的频率时的介质损(dielectric loss)会对信号衰减有很大的影响,可能就不合用。就电气而言,要注意介电常数(dielectric constant)和介质损在所设计的频率是否合用。 2、如何避免高频干扰? 避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰,也就是所谓的串扰(Crosstalk)。可用拉大高速信号和模拟信号之间的距离,或加 ground guard/shunt traces 在模拟信号旁边。还要注意数字地对模拟地的噪声干扰。 3、在高速设计中,如何解决信号的完整性问题? 信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗(output impedance),走线的特性阻抗,负载端的特性,走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。 4、差分布线方式是如何实现的? 差分对的布线有两点要注意,一是两条线的长度要尽量一样长,另一是两线的间距(此间距由差分阻抗决定)要一直保持不变,也就是要保持平行。平 行 的 方式有两种,一为两条线走在同一走线层(side-by-side),一为两条线走在上下相邻两层(over-under)。一般以前者 side-by-side 实现的方式较多。 5、对于只有一个输出端的时钟信号线,如何实现差分布线? 要用差分布线一定是信号源和接收端也都是差分信号才有意义。所以对只有一个输出端的时钟信号是无法使用差分布线的。 6、接收端差分线对之间可否加一匹配电阻? 接收端差分线对间的匹配电阻通常会加, 其值应等于差分阻抗的值。这样信号品质会好些。 7、为何差分对的布线要靠近且平行? 对差分对的布线方式应该要适当的靠近且平行。所谓适当的靠近是因为这间距会影响到差分阻抗(differential impedance)的值, 此值是设计差分对的重要参数。需要平行也是因为要保持差分阻抗的一致性。若两线忽远忽近, 差分阻抗就会不一致, 就会影响信号完整性(signal integrity)及时间延迟(timing delay)。 8、如何处理实际布线中的一些理论冲突的问题 基本上, 将模/数地分割隔离是对的。 要注意的是信号走线尽量不要跨过有分割的地方(moat), 还有不要让电源和信号的回流电流路径(returning current path)变太大。 晶振是模拟的正反馈振荡电路, 要有稳定的振荡信号, 必须满足loop gain 与 phase 的规范, 而这模拟信号的振荡规范很容易受到干扰, 即使加 ground guard traces 可能也无法完全隔离干扰。 而且离的太远,地平面上的噪声也会影响正反馈振荡电路。 所以, 一定要将晶振和芯片的距离进可能靠近。 确实高速布线与 EMI 的要求有很多冲突。但基本原则是因 EMI 所加的电阻电容或 ferrite bead, 不能造成信号的一些电气特性不符合规范。 所以, 最好先用安排走线和 PCB 叠层的技巧来解决或减少 EMI的问题, 如高速信号走内层。 最后才用电阻电容或 ferrite bead 的方式, 以降低对信号的伤害。 9、如何解决高速信号的手工布线和自动布线之间的矛盾? 现在较强的布线软件的自动布线器大部分都有设定约束条件来控制绕线方式及过孔数目。各家 EDA公司的绕线引擎能力和约束条件的设定项目有时相差甚远。 例如, 是否有足够的约束条件控制蛇行线(serpentine)蜿蜒的方式, 能否控制差分对的走线间距等。 这会影响到自动布线出来的走线方式是否能符合设计者的想法。另外, 手动调整布线的难易也与绕线引擎的能力有绝对的关系。 例如, 走线的推挤能力,过孔的推挤能力, 甚至走线对敷铜的推挤能力等等。 所以, 选择一个绕线引擎能力强的布线器, 才是解决之道。 10、关于 test coupon。 test coupon 是用来以 TDR (Time Domain Reflectometer) 测量所生产的 PCB 板的特性阻抗是否满足设计需求。 一般要控制的阻抗有单根线和差分对两种情况。 所以, test coupon 上的走线线宽和线距(有差分对时)要与所要控制的线一样。 最重要的是测量时接地点的位置。 为了减少接地引线(ground lead)的电感值, TDR 探棒(probe)接地的地方通常非常接近量信号的地方(probe tip), 所以, test coupon 上量测信号的点跟接地点的距离和方式要符合所用的探棒。 11、在高速 PCB 设计中,信号层的空白区域可以敷铜,而多个信号层的敷铜在接地和接电源上应如何分配? 一般在空白区域的敷铜绝大部分情况是接地。 只是在高速信号线旁敷铜时要注意敷铜与信号线的距离, 因为所敷的铜会降低一点走线的特性阻抗。 也要注意不要影响到它层的特性阻抗, 例如在 dual strip line 的结构时。 12、是否可以把电源平面上面的信号线使用微带线模型计算特性阻抗?电源和地平面之间的信号是否可以使用带状线模型计算? 是的, 在计算特性阻抗时电源平面跟地平面都必须视为参考平面。 例如四层板: 顶层-电源层-地层-底层, 这时顶层走线特性阻抗的模型是以电源平面为参考平面的微带线模型。 13、在高密度印制板上通过软件自动产生测试点一般情况下能满足大批量生产的测试要求吗? 一般软件自动产生测试点是否满足测试需求必须看对加测试点的规范是否符合测试机具的要求。另外,如果走线太密且加测试点的规范比较严,则有可能没办法自动对每段线都加上测试点,当然,需要手动补齐所要测试的地方。 14、添加测试点会不会影响高速信号的质量? 至于会不会影响信号质量就要看加测试点的方式和信号到底多快而定。基本上外加的测试点(不用线上既有的穿孔(via or DIP pin)当测试点)可能加在线上或是从线上拉一小段线出来。前者相当于是加上一个很小的电容在线上,后者则是多了一段分支。这两个情况都会对高速信号多多少少会有点影响,影响的程度就跟信号的频率速度和信号缘变化率(edge rate)有关。影响大小可透过仿真得知。原则上测试点越小越好(当然还要满足测试机具的要求)分支越短越好。 15、若干 PCB 组成系统,各板之间的地线应如何连接? 各个 PCB 板子相互连接之间的信号或电源在动作时,例如 A 板子有电源或信号送到 B 板子,一定会有等量的电流从地层流回到 A 板子 (此为 Kirchoff current law)。这地层上的电流会找阻抗最小的地方流回去。所以,在各个不管是电源或信号相互连接的接口处,分配给地层的管脚数不能太少,以降低阻抗,这样可以降低地层上的噪声。另外,也可以分析整个电流环路,尤其是电流较大的部分,调整地层或地线的接法,来控制电流的走法(例如,在某处制造低阻抗,让大部分的电流从这个地方走),降低对其它较敏感信号的影响。 16、能介绍一些国外关于高速 PCB 设计的技术书籍和资料吗? 现在高速数字电路的应用有通信网路和计算机等相关领域。在通信网路方面,PCB 板的工作频率已达 GHz 上下,迭层数就我所知有到 40 层之多。计算机相关应用也因为芯片的进步,无论是一般的 PC 或服务器(Server),板子上的最高工作频率也已经达到 400MHz (如 Rambus) 以上。因应这高速高密度走线需求,盲埋孔(blind/buried vias)、mircrovias 及 build-up 制程工艺的需求也渐渐越来越多。 这些设计需求都有厂商可大量生产。 以下提供几本不错的技术书籍: Howard W. Johnson,“High-Speed Digital Design – A Handbook of Black Magic”; Stephen H. Hall,“High-Speed Digital System Design”; Brian Yang,“Digital Signal Integrity”; lDooglas Brook,“Integrity Issues and printed Circuit Board Design”。 17、两个常被参考的特性阻抗公式: 微带线(microstrip) Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] 其中,W 为线宽,T 为走线的铜皮厚度,H 为走线到参考平面的距离,Er 是 PCB 板材质的介电常数(dielectric constant)。此公式必须在0.1<(W/H)<2.0 及 1<(Er)<15 的情况才能应用。 带状线(stripline) Z=[60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]} 其中,H 为两参考平面的距离,并且走线位于两参考平面的中间。此公式必须在 W/H<0.35 及 T/H<0.25 的情况才能应用。 18、差分信号线中间可否加地线? 差分信号中间一般是不能加地线。因为差分信号的应用原理最重要的一点便是利用差分信号间相互耦合(coupling)所带来的好处,如 flux cancellation,抗噪声(noise immunity)能力等。若在中间加地线,便会破坏耦合效应。 19、刚柔板设计是否需要专用设计软件与规范?国内何处可以承接该类电路板加工? 可以用一般设计 PCB 的软件来设计柔性电路板(Flexible Printed Circuit)。一样用 Gerber 格式给 FPC厂商生产。由于制造的工艺和一般 PCB 不同,各个厂商会依据他们的制造能力会对最小线宽、最小线距、最小孔径(via)有其限制。除此之外,可在柔性电路板的转折处铺些铜皮加以补强。至于生产的厂商可上网“FPC”当关键词查询应该可以找到。 20、适当选择 PCB 与外壳接地的点的原则是什么? 选择 PCB 与外壳接地点选择的原则是利用 chassis ground 提供低阻抗的路径给回流电流(returning current)及控制此回流电流的路径。例如,通常在高频器件或时钟产生器附近可以借固定用的螺丝将 PCB的地层与 chassis ground 做连接,以尽量缩小整个电流回路面积,也就减少电磁辐射。 21、电路板 DEBUG 应从那几个方面着手? 就数字电路而言,首先先依序确定三件事情: 1. 确认所有电源值的大小均达到设计所需。有些多重电源的系统可能会要求某些电源之间起来的顺序与快慢有某种规范。 2. 确认所有时钟信号频率都工作正常且信号边缘上没有非单调(non-monotonic)的问题。 3. 确认 reset 信号是否达到规范要求。 这些都正常的话,芯片应该要发出第一个周期(cycle)的信号。接下来依照系统运作原理与 bus protocol 来 debug。 22、在电路板尺寸固定的情况下,如果设计中需要容纳更多的功能,就往往需要提高 PCB 的走线密度,但是这样有可能导致走线的相互干扰增强,同时走线过细也使阻抗无法降低,请专家介绍在高速(>100MHz)高密度 PCB 设计中的技巧? 在设计高速高密度 PCB 时,串扰(crosstalk inteRFerence)确实是要特别注意的,因为它对时序(timing)与信号完整性(signal integrity)有很大的影响。以下提供几个注意的地方: 控制走线特性阻抗的连续与匹配。 走线间距的大小。一般常看到的间距为两倍线宽。可以透过仿真来知道走线间距对时序及信号完整性的影响,找出可容忍的最小间距。不同芯片信号的结果可能不同。 选择适当的端接方式。 避免上下相邻两层的走线方向相同,甚至有走线正好上下重迭在一起,因为这种串扰比同层相邻走线的情形还大。 利用盲埋孔(blind/buried via)来增加走线面积。但是 PCB 板的制作成本会增加。 在实际执行时确实很难达到完全平行与等长,不过还是要尽量做到。 除此以外,可以预留差分端接和共模端接,以缓和对时序与信号完整性的影响。 23、模拟电源处的滤波经常是用 LC 电路。但是为什么有时 LC 比 RC 滤波效果差? LC 与 RC 滤波效果的比较必须考虑所要滤掉的频带与电感值的选择是否恰当。因为电感的感抗(reactance)大小与电感值和频率有关。如果电源的噪声频率较低,而电感值又不够大,这时滤波效果可能不如 RC。但是,使用 RC 滤波要付出的代价是电阻本身会耗能,效率较差,且要注意所选电阻能承受的功率。 24、滤波时选用电感,电容值的方法是什么? 电感值的选用除了考虑所想滤掉的噪声频率外,还要考虑瞬时电流的反应能力。如 果 LC 的输出端会有机会需要瞬间输出大电流,则电感值太大会阻碍此大电流流经此电感的速度,增加纹波噪声(ripple noise)。电容值则和所能容忍的纹波噪声规范值的大小有关。纹波噪声值要求越小,电容值会较大。而电容的ESR/ESL 也会有影响。 另外,如果这 LC 是放在开关式电源(switching regulation power)的输出端时,还要注意此 LC 所产生的极点零点(pole/zero)对负反馈控制(negative feedback control)回路稳定度的影响。 25、如何尽可能的达到 EMC 要求,又不致造成太大的成本压力? PCB 板上会因 EMC 而增加的成本通常是因增加地层数目以增强屏蔽效应及增加了 ferrite bead、choke等抑制高频谐波器件的缘故。除此之外,通常还是需搭配其它机构上的屏蔽结构才能使整个系统通过 EMC的要求。以下仅就 PCB 板的设计技巧提供几个降低电路产生的电磁辐射效应。 尽可能选用信号斜率(slew rate)较慢的器件,以降低信号所产生的高频成分。 注意高频器件摆放的位置,不要太靠近对外的连接器。 注意高速信号的阻抗匹配,走线层及其回流电流路径(return current path), 以减少高频的反射与辐射。 在各器件的电源管脚放置足够与适当的去耦合电容以缓和电源层和地层上的噪声。特别注意电容的频率响应与温度的特性是否符合设计所需。 对外的连接器附近的地可与地层做适当分割,并将连接器的地就近接到 chassis ground。 可适当运用 ground guard/shunt traces 在一些特别高速的信号旁。但要注意 guard/shunt traces 对走线特性阻抗的影响。 电源层比地层内缩 20H,H 为电源层与地层之间的距离。 26、当一块 PCB 板中有多个数/模功能块时,常规做法是要将数/模地分开,原因何在? 将数/模地分开的原因是因为数字电路在高低电位切换时会在电源和地产生噪声,噪声的大小跟信号的速度及电流大小有关。如果地平面上不分割且由数字区域电路所产生的噪声较大而模拟区域的电路又非常接近,则即使数模信号不交叉, 模拟的信号依然会被地噪声干扰。也就是说数模地不分割的方式只能在模拟电路区域距产生大噪声的数字电路区域较远时使用。 27、另一种作法是在确保数/模分开布局,且数/模信号走线相互不交叉的情况下,整个 PCB板地不做分割,数/模地都连到这个地平面上。道理何在? 数模信号走线不能交叉的要求是因为速度稍快的数字信号其返回电流路径(return current path)会尽量沿着走线的下方附近的地流回数字信号的源头,若数模信号走线交叉,则返回电流所产生的噪声便会出现在模拟电路区域内。 28、在高速 PCB 设计原理图设计时,如何考虑阻抗匹配问题? 在设计高速 PCB 电路时,阻抗匹配是设计的要素之一。而阻抗值跟走线方式有绝对的关系, 例如是走在表面层(microstrip)或内层(stripline/double stripline),与参考层(电源层或地层)的距离,走线宽度,PCB材质等均会影响走线的特性阻抗值。也就是说要在布线后才能确定阻抗值。一般仿真软件会因线路模型或所使用的数学算法的限制而无法考虑到一些阻抗不连续的布线情况,这时候在原理图上只能预留一些terminators(端接),如串联电阻等,来缓和走线阻抗不连续的效应。真正根本解决问题的方法还是布线时尽量注意避免阻抗不连续的发生。 29、哪里能提供比较准确的 IBIS 模型库? IBIS 模型的准确性直接影响到仿真的结果。基本上 IBIS 可看成是实际芯片 I/O buffer 等效电路的电气特性资料,一般可由 SPICE 模型转换而得 (亦可采用测量, 但限制较多),而 SPICE 的资料与芯片制造有绝对的关系,所以同样一个器件不同芯片厂商提供,其 SPICE 的资料是不同的,进而转换后的 IBIS 模型内之资料也会随之而异。也就是说,如果用了 A 厂商的器件,只有他们有能力提供他们器件准确模型资料,因为没有其它人会比他们更清楚他们的器件是由何种工艺做出来的。如果厂商所提供的 IBIS 不准确,只能不断要求该厂商改进才是根本解决之道。 30、在高速 PCB 设计时,设计者应该从那些方面去考虑 EMC、EMI 的规则呢? 一般 EMI/EMC 设计时需要同时考虑辐射(radiated)与传导(conducted)两个方面. 前者归属于频率较高的部分(>30MHz)后者则是较低频的部分(<30MHz). 所以不能只注意高频而忽略低频的部分.一个好的EMI/EMC 设计必须一开始布局时就要考虑到器件的位置, PCB 迭层的安排, 重要联机的走法, 器件的选择等, 如果这些没有事前有较佳的安排, 事后解决则会事倍功半, 增加成本. 例如时钟产生器的位置尽量不要靠近对外的连接器, 高速信号尽量走内层并注意特性阻抗匹配与参考层的连续以减少反射, 器件所推的信号之斜率(slew rate)尽量小以减低高频成分, 选择去耦合(decoupling/bypass)电容时注意其频率响应是否符合需求以降低电源层噪声. 另外, 注意高频信号电流之回流路径使其回路面积尽量小(也就是回路阻抗loop impedance 尽量小)以减少辐射. 还可以用分割地层的方式以控制高频噪声的范围. 最后, 适当的选择PCB 与外壳的接地点(chassis ground)。 31、如何选择 EDA 工具? 目前的 pcb 设计软件中,热分析都不是强项,所以并不建议选用,其它的功能 1.3.4 可以选择 pads或 cadence 性能价格比都不错。 PLD 的设计的初学者可以采用 PLD 芯片厂家提供的集成环境,在做到百万门以上的设计时可以选用单点工具。 32、请推荐一种适合于高速信号处理和传输的 EDA 软件。 常规的电路设计,INNOVEDA 的 PADS 就非常不错,且有配合用的仿真软件,而这类设计往往占据了 70%的应用场合。在做高速电路设计,模拟和数字混合电路,采用 Cadence 的解决方案应该属于性能价格比较好的软件,当然 mentor 的性能还是非常不错的,特别是它的设计流程管理方面应该是最为优秀的。 33、对 PCB 板各层含义的解释 Topoverlay ----顶层器件名称, 也叫 top silkscreen 或者 top component legend, 比如 R1 C5, IC10.bottomoverlay----同理 multilayer-----如果你设计一个 4 层板,你放置一个 free pad or via, 定义它作为multilay 那么它的 pad 就会自动出现在 4 个层 上,如果你只定义它是 top layer, 那么它的 pad 就会只出现在顶层上。 34、2G 以上高频 PCB 设计,走线,排版,应重点注意哪些方面? 2G 以上高频 PCB 属于射频电路设计,不在高速数字电路设计讨论范围内。而 射 频电路的布局(layout)和布线(routing)应该和原理图一起考虑的,因为布局布线都会造成分布效应。而且,射频电路设计一些无源器件是通过参数化定义,特殊形状铜箔实现,因此要求 EDA 工具能够提供参数化器件,能够编辑特殊形状铜箔。Mentor 公司的 boardstation 中有专门的 RF 设计模块,能够满足这些要求。而且,一般射频设计要求有专门射频电路分析工具,业界最著名的是 agilent 的 eesoft,和 Mentor 的工具有很好的接口。 35、2G 以上高频 PCB 设计,微带的设计应遵循哪些规则? 射频微带线设计,需要用三维场分析工具提取传输线参数。所有的规则应该在这个场提取工具中规定。 36、对于全数字信号的 PCB,板上有一个 80MHz 的钟源。除了采用丝网(接地)外,为了保证有足够的驱动能力,还应该采用什么样的电路进行保护? 确保时钟的驱动能力,不应该通过保护实现,一般采用时钟驱动芯片。一般担心时钟驱动能力,是因为多个时钟负载造成。采用时钟驱动芯片,将一个时钟信号变成几个,采用点到点的连接。选择驱动芯片,除了保证与负载基本匹配,信号沿满足要求(一般时钟为沿有效信号),在计算系统时序时,要算上时钟在驱动芯片内时延。 37、如果用单独的时钟信号板,一般采用什么样的接口,来保证时钟信号的传输受到的影响小? 时钟信号越短,传输线效应越小。采用单独的时钟信号板,会增加信号布线长度。而且单板的接地供电也是问题。如果要长距离传输,建议采用差分信号。LVDS 信号可以满足驱动能力要求,不过您的时钟不是太快,没有必要。 38、27M,SDRAM 时钟线(80M-90M),这些时钟线二三次谐波刚好在 VHF 波段,从接收端高频窜入后干扰很大。除了缩短线长以外,还有那些好办法? 如果是三次谐波大,二次谐波小,可能因为信号占空比为 50%,因为这种情况下,信号没有偶次谐波。这时需要修改一下信号占空比。此外,对于如果是单向的时钟信号,一般采用源端串联匹配。

    时间:2020-06-22 关键词: PCB pcb设计

  • PCB板颜色你了解多少?

    PCB板颜色你了解多少?

    首先什么是PCB板的颜色,顾名思义,在拿到一块PCB板时,最直观的看到板子上油的颜色,就是我们一般指的PCB板颜色,所以PCB板常见的颜色有绿色、蓝色、红色和黑色等等。 1、绿色被大量的厂家使用 绿色的油墨是目前为止只用最广泛,历史事件最长的,而且在现在的市场上也是最便宜的,所以绿色被大量的厂家使用作为自己产品的主要颜色。 2、绿色在制板过程中识别效果好 通常情况下,整个PCB板产品在制作过程中都是要经过制板还有SMT等过程,在制板的时候,有这么几个工序是必须要经过黄光室的,因为绿色在黄光室的效果要必其他颜色要好一些,但是这不是最主要的原因。在SMT进行焊接元器件的时候,PCB要经过上锡膏和帖片以及最后的AOI校验灯过程,这些过程都学要光学定位校准的,有绿色的底色对仪器的识别效果好一些。 3、绿色最不伤眼睛 常见的PCB颜色有红黄绿蓝黑。但是目前由于制作工艺等等问题,很多线条的质量检验工序还是必须要依赖工人肉眼看观察与识别(当然当下大都使用了飞针测试技术)。在打着强光的情况下眼睛不停地盯着板子板,这可是非常累的工作过程啊,相对而言绿色最不伤眼睛,所以目前市场上大多厂家都使用绿色PCB。 4、蓝色和黑色的原理 蓝色和黑色的原理是其中分别掺了钴和碳灯元素,具有一定的导电性能,在通电的情况很可能出现短路的问题,而且绿色的PCB相对而言还很环保,在高温环境中使用时,一般不会释放出有毒气体。 5、少部分厂家采用黑色 而市场也有少部分厂家会使用黑色的PCB板,这其中的主要原因是:看起来高端一些,而黑色的板子不容易看到其中的布线,这样就给抄板带来的一定的难度。现在主要是安卓嵌入式的板子大部分是使用的黑色PCB。大约从上世纪的中后期开始,业界已经开始关注PCB板的颜色问题了,主要是因为很多一线大厂的高端板型都采用了绿色的PCB板色设计,于是人们慢慢地认为PCB颜色是绿色就一定是高端。 综上所述,其实综合各种原因,一般情况下还是采用绿色的PCB比较好。所以我们比较常见的也是绿色的PCB板。

    时间:2020-06-22 关键词: PCB pcb板

  • PCB生产中的过孔和背钻的技术?

    PCB生产中的过孔和背钻的技术?

    做过PCB设计的朋友们都知道,PCB过孔的设计其实很有讲究,那么PCB国控又哪些技术呢?今天为大家分享PCB中过孔和背钻的技术知识。 一、高速PCB中的过孔设计 在高速PCB设计中,往往需要采用多层PCB,而过孔是多层PCB 设计中的一个重要因素。 PCB中的过孔主要由孔、孔周围的焊盘区、POWER 层隔离区三部分组成。 1.高速PCB中过孔的影响 高速PCB多层板中,信号从某层互连线传输到另一层互连线就需要通过过孔来实现连接,在频率低于1GHz时,过孔能起到一个很好的连接作用,其寄生电容、电感可以忽略。 当频率高于1 GHz后,过孔的寄生效应对信号完整性的影响就不能忽略,此时过孔在传输路径上表现为阻抗不连续的断点,会产生信号的反射、延时、衰减等信号完整性问题。 当信号通过过孔传输至另外一层时,信号线的参考层同时也作为过孔信号的返回路径,并且返回电流会通过电容耦合在参考层间流动,并引起地弹等问题。 2.过孔的类型 过孔一般又分为三类:通孔、盲孔和埋孔。 盲孔:指位于印刷线路板的顶层和底层表面,具有一定深度,用于表层线路和下面的内层线路的连接,孔的深度与孔径通常不超过一定的比率。 埋孔:指位于印刷线路板内层的连接孔,它不会延伸到线路板的表面。 通孔:这种孔穿过整个线路板,可用于实现内部互连或作为元件的安装定位孔。由于通孔在工艺上更易于实现,成本较低,所以一般印制电路板均使用。 3.高速PCB中的过孔设计 在高速PCB设计中,看似简单的过孔往往也会给电路的设计带来很大的负面效应。为了减小过孔的寄生效应带来的不利影响,在设计中可以尽量做到: (1)选择合理的过孔尺寸。对于多层一般密度的PCB 设计来说,选用0.25mm/0.51mm/0.91mm(钻孔/ 焊盘/ POWER 隔离区)的过孔较好;对于一些高密度的PCB 也可以使用0.20mm/0.46mm/0.86mm 的过孔,也可以尝试非穿导孔;对于电源或地线的过孔则可以考虑使用较大尺寸,以减小阻抗; (2)POWER隔离区越大越好,考虑PCB 上的过孔密度,一般为D1=D2+0.41; (3)PCB 上的信号走线尽量不换层,也就是说尽量减少过孔; (4)使用较薄的PCB有利于减小过孔的两种寄生参数; (5)电源和地的管脚要就近过孔,过孔和管脚之间的引线越短越好,因为它们会导致电感的增加。同时电源和地的引线要尽可能粗,以减少阻抗; (6)在信号换层的过孔附近放置一些接地过孔,以便为信号提供短距离回路。 此外,过孔长度也是影响过孔电感的主要因素之一。对用于顶、底层导通的过孔,过孔长度等于PCB厚度,由于PCB层数的不断增加,PCB厚度常常会达到5 mm以上。然而,高速PCB设计时,为减小过孔带来的问题,过孔长度一般控制在2.0mm以内。对于过孔长度大于2.0 mm过孔,通过增加过孔孔径,可在一定程度上提高过孔阻抗连续性。当过孔长度为1.0 mm及以下时,最佳过孔孔径为0.20 mm ~ 0.30 mm。 二、PCB生产中的背钻工艺 1.什么PCB背钻? 背钻其实就是孔深钻比较特殊的一种,在多层板的制作中,例如12层板的制作,我们需要将第1层连到第9层,通常我们钻出通孔(一次钻),然后沉铜。这样第1层直接连到第12层,实际我们只需要第1层连到第9层,第10到第12层由于没有线路相连,像一个柱子。 这个柱子影响信号的通路,在通讯信号中会引起信号完整性问题。所以将这个多余的柱子(业内叫STUB)从反面钻掉(二次钻)。所以叫背钻,但是一般也不会钻那么干净,因为后续工序会电解掉一点铜,且钻尖本身也是尖的。所以PCB厂家会留下一小点,这个留下的STUB的长度叫B值,一般在50-150UM范围为好。 2.背钻孔有什么样的优点? 1)减小杂讯干扰; 2)提高信号完整性; 3)局部板厚变小; 4)减少埋盲孔的使用,降低PCB制作难度。 3.背钻孔有什么作用? 背钻的作用是钻掉没有起到任何连接或者传输作用的通孔段,避免造成高速信号传输的反射、散射、延迟等,给信号带来“失真”研究表明:影响信号系统信号完整性的主要因素除设计、板材料、传输线、连接器、芯片封装等因素外,导通孔对信号完整性有较大影响。 4.背钻孔生产工作原理 依靠钻针下钻时,钻针尖接触基板板面铜箔时产生的微电流来感应板面高度位置,再依据设定的下钻深度进行下钻,在达到下钻深度时停止下钻。 5.背钻制作工艺流程? a、提供PCB,PCB上设有定位孔,利用所述定位孔对PCB进行一钻定位并进行一钻钻孔; b、对一钻钻孔后的PCB进行电镀,电镀前对所述定位孔进行干膜封孔处理; c、在电镀后的PCB上制作外层图形; d、在形成外层图形后的PCB上进行图形电镀,在图形电镀前对所述定位孔进行干膜封孔处理; e、利用一钻所使用的定位孔进行背钻定位,采用钻刀对需要进行背钻的电镀孔进行背钻; f、背钻后对背钻孔进行水洗,清除背钻孔内残留的钻屑。 6.背钻孔板技术特征有哪些? 1)多数背板是硬板 2)层数一般为8至50层 3)板厚:2.5mm以上 4)厚径比较大 5)板尺寸较大 6)一般首钻最小孔径>=0.3mm 7)外层线路较少,多为压接孔方阵设计 8)背钻孔通常比需要钻掉的孔大0.2MM 9)背钻深度公差:+/-0.05MM 10)如果背钻要求钻到M层,那么M层到M-1(M层的下一层)层的介质厚度最小0.17MM 7.背钻孔板主要应用于何种领域呢? 背板主要应用于通信设备、大型服务器、医疗电子、军事、航天等领域。由于军事、航天属于敏感行业,国内背板通常由军事、航天系统的研究所、研发中心或具有较强军事、航天背景的PCB制造商提供;在中国,背板需求主要来自通信产业,现逐渐发展壮大的通信设备制造领域。 以上就是PCB中国控技术的分享,你了解了吗?

    时间:2020-06-22 关键词: PCB pcb生产

  • 浅谈电源滤波电路工作原理

    浅谈电源滤波电路工作原理

    一般来说,交流电经过二极管整流之后,方向单一了,但是大小(电流强度)还是处在不断地变化之中。这种脉动直流一般是不能直接用来给无线电装供电的。要把脉动直流变成波形平滑的直流,还需要再做一番“填平取齐”的工作,这便是滤波。换句话说,滤波的任务,就是把整流器输出电压中的波动成分尽可能地减小,改造成接近恒稳的直流电。 一、电容滤波电路 电容器是一个储存电能的仓库。在电路中,当有电压加到电容器两端的时候,便对电容器充电,把电能储存在电容器中;当外加电压失去(或降低)之后,电容器将把储存的电能再放出来。充电的时候,电容器两端的电压逐渐升高,直到接近充电电压;放电的时候,电容器两端的电压逐渐降低,直到完全消失。电容器的容量越大,负载电阻值越大,充电和放电所需要的时间越长。这种电容带两端电压不能突变的特性,正好可以用来承担滤波的任务。 图5-9是最简单的电容滤波电路,电容器与负载电阻并联,接在整流器后面,下面以图5-9(a)所示半波整施情况说明电容滤波的工作过程。在二极管导通期间,e2向负载电阻RFz提供电流的同时,向电容器C充电,一直充到最大值。e2达到最大值以后逐渐下降;而电容器两端电压不能突然变化,仍然保持较高电压。这时,D受反向电压,不能导通,于是Uc便通过负载电阻Rfz放电。由于C和Rfz较大,放电速度很慢,在e2下降期间里,电容器C上的电压降得不多。当e2下一个周期来到并升高到大于Uc时,又再次对电容器充电。如此重复,电容器C两端(即负载电阻Rfz:两端)便保持了一个较平稳的电压,在波形图上呈现出比较平滑的波形。图5-10(a)(b)中分别示出半波整流和全波整流时电容滤波前后的输出波形。 显然,电容量越大,滤波效果越好,输出波形越趋于平滑,输出电压也越高。但是,电容量达到一定值以后,再加大电容量对提高滤波效果已无明显作用。通常应根据负载电用和输出电说的大小选择最佳电容量。表5-2中所列滤波电容器容量和输出电流的关系,可供参考。电容器的耐压值一般取 的1.5倍。 表5-3中列出带有滤波器的整流电路中各电压的关系。 采用电容滤波的整流电路,输出电压随时出电流变化较大,这对于变化负载(如乙类推挽电路)来说是很不利的。 二、电感滤波电路 利用电感对交流阻抗大而对直流用抗小的特点,可以用带铁芯的线圈做成滤波器。电磁滤波输出电压较低,相输出电压波动小,随负载变化也很小,适用于负载电流较大的场合。 三、复式滤波电路图 把电容按在负载并联支路,把电感或电阻接在串联支路,可以组成复式滤波器,达到更佳的滤波效果口这种电路的形状很象字母π,所以又叫π型滤波器。 图5-12所示是由电磁与电容组成的LC滤波器,其滤波效能很高,几乎没有直流电压损失,适用于负载电流较大、要求纹波很小的场合。但是,这种滤波器由于电感体积和重量大(高频时可减小),比较笨重,成本也较高,一般情况下使用得不多。由电阻与电容组成的RC滤波器示于图5-13中。这种复式滤波器结构简单,能兼起降压、限流作用,滤波效能也较高,是最后用的一种滤波器。上述两种复式滤波器,由于接有电容,带负载能力都较差。 通过这篇文章,你看明白了吗?

    时间:2020-06-22 关键词: 电路 电源滤波

  • 电路板焊接中的波峰焊、回流焊区别与联系

    电路板焊接中的波峰焊、回流焊区别与联系

    在PCBA加工中,两种常见的焊接方式就是回流焊和波峰焊。那么在PCBA加工中,回流焊的作用是什么,波峰焊的作用是什么,他们的区别又在哪里呢?这篇文章将详细解释。 PCBA是指Printed Circuit Board +Assembly的简称,也就是说PCB空板经过SMT上件,再经过DIP插件的整个制程,简称PCBA .这是国内常用的一种写法,而在欧美的标准写法是PCB'A,加了“'”,这被称之为官方习惯用语。 1.回流焊: 是指通过加热融化预先涂布在焊盘上的焊锡膏,实现预先贴装在焊盘上的电子元器件的引脚或焊端和pcb上的焊盘电气互连,以达到将电子元器件焊接在PCB板上的目的。回流焊一般分为预热区、加热区和冷却区。 回流焊流程:印刷锡膏>贴装元件>回流焊>清洗 2.波峰焊: 使用泵机将熔化的焊料喷流成焊料波峰,然后将需要焊接的电子元器件的引脚通过焊料波峰,实现电子元器件和pcb板的电气互连。一台波峰焊分为喷雾,预热,锡炉,冷却四部分。 波峰焊流程:插件>涂助焊剂>预热>波峰焊>切除边角>检查。 3.波峰焊和回流焊接的区别: (1)波峰焊是熔融的焊锡形成焊料波峰对元件进行焊接;回流焊是高温热风形成回流熔化焊锡对元件进行焊接。 (2)回流焊时,pcb上炉前已经有焊料,经过焊接只是把涂布的锡膏融化进行焊接,波峰焊时,pcb上炉前并没有焊料,焊机产生的焊料波峰把焊料涂布在需要焊接的焊盘上完成焊接。 (3)回流焊适用于贴片电子元器件,波峰焊适用于插脚电子元器件。 以上就是今天的分享了,你了解两种电路板焊接了吗?

    时间:2020-06-22 关键词: 回流焊 波峰焊

  • EMC、EMI、ESD、EMS的定义与区别?

    EMC、EMI、ESD、EMS的定义与区别?

    初学者可能还没搞清EMC、EMI、ESD、EMS区别?这篇文章将最清晰的解释送给你。 1、EMI全称Electromagnetic InteRFerence,即电磁干扰,指电子设备在自身工作过程中产生的电磁波,对外发射并对设备其它部分或外部其它设备造成干扰。 意指设备所产生的电磁能量既不对其它设备产生干扰,也不受其他设备的电磁能量干扰的能力。 所谓“干扰”,指设备受到干扰后性能降低以及对设备产生干扰的干扰源这二层意思。 在电气干扰领域有许多英文缩写。EMI电磁干扰是合成词,应分别考虑电磁和干扰,干扰是指设备受到干扰后性能降低以及对设备产生干扰的干扰源这俩层意思。 第一层意思如雷电使收音机产生杂音,摩托车在附近行驶后电视画面出现雪花,拿起电话后听到无线电声音等,这些可以简称其为与“BC I”“TV I”“Tel I”,这些缩写中都有相同的“I”(干扰)(BC:广播) 第二层含义就是指干扰源,也包括受到干扰之前的电磁能量。电荷如果静止,称为静电(ESD)。当不同的电位向同一方向移动时,便发生了静电放电,产生电流,电流周围产生磁场。如果电流的方向和大小持续不断变化就产生了电磁波。电以各种状态存在,我们把这些所有状态统称为电磁。EMI标准和EMI检测是确定所处理的电的状态,决定如何检测与评价。 2、EMS全称Electromagnetic Susceptibility,即电磁敏感度,指电子设备受电磁干扰的敏感程度。 其意是指由于电磁能量造成性能下降的容易程度。为通俗易懂,我们将电子设备比喻为人,将电磁能量比作感冒病毒,敏感度就是是否易患感冒。如果不易患感冒,说明免疫力强,也就是英语单词Immunity,即抗电磁干扰性强。 3、 EMC全称Electromagnetic Compatibility,即电磁兼容,要求电源模块等电子设备内部没有严重的干扰源及设备,或电源系统有较好的抗干扰能力。 EMC这个术语有其非常广的含义,如同盲人摸象,你摸到的与实际还有很大区别。特别是与设计意图相反的电磁现象,都应看成是EMC问题。 电磁能量的检测、抗电磁干扰性试验、检测结果的统计处理、电磁能量辐射抑制技术、雷电和地磁等自然电磁现象、电场磁场对人体的影响、电场强度的国际标准、电磁能量的传输途径、相关标准及限制等均包含在EMC之内。 EMC标准按区域主要分为国际标准(IEC)、欧盟标准(EN)、中国标准(GB/T)等。通用类的EMC标准主要分为居住、轻工业、工业环境等。随着电气电子技术的发展,电磁环境日渐复杂,产品的电磁兼容性受到企业的重视。各公司将会继续提高电源模块产品的EMC性能,紧随新技术、新材料、新趋势,为用户提供专业化的产品和服务。 4、 EMC包括EMI(电磁干扰)及EMS(电磁耐受性)两部份,所谓EMI电磁干扰,乃为机器本身在执行应有功能的过程中所产生不利于其它系统的电磁噪声;而EMS乃指机器在执行应有功能的过程中不受周围电磁环境影响的能力。 简单表述就是: EMC=EMI+EMS 值得注意的是,其中EMI其中包括ESD,EMC报告中包含ESD一项。 产品设计时应该怎么做 EMC包括两个方面的要求:一方面是指设备在正常运行过程中对所在环境产生的电磁干扰不能超过一定的限值;另一方面是指器具对所在环境中存在的电磁干扰具有一定程度的抗扰度,即电磁敏感性。所谓电磁干扰是指任何能使设备或系统性能降级的电磁现象。而所谓电磁干扰是指因电磁干扰而引起的设备或系统的性能下降。 在电子产品的设计中,为获得良好的EMC性能和成本比,对产品进行EMC设计是重要的;电子产品的EMC性能是设计赋予的。测试仅仅是将电子产品固有的EMC性能用某种定量的方法表征出来。对于EMC设计来讲: 首先,应在研发前期考虑EMC设计 如果产品设计前期不考虑EMC问题,仅寄希望于测试阶段解决(表现为通过整改来解决设计成型产品的EMC问题,这样大量的人力和物力都投入在后期的测试/验证、整改阶段)。那么,即使产品整改成功,大多情况下还是会由于整改涉及电路原理、PCB设计、结构模具的变更,导致研发费用大大增加,周期大大延长。只有在前期产品设计过程中考虑与预测EMC问题,把EMC变成一种可控的设计技术,并行和同步于产品功能设计的过程,才能一次性地把产品设计好。 其次,应该系统化的进行EMC设计 通过设计提高电子产品的EMC性能,绝对不是企业内EMC专家一个人所赋予的,因为EMC绝对不可能脱离产品硬件、结构等实物而存在。因此,要使设计的电子产品一次取得良好的EMC性能,就需要提高产品设计工程师的EMC经验与意识问题。如硬件工程师,除了原先必须掌握的电路设计知识外,还应该掌握EMI和EMS抗干扰设计的基本知识;PCB设计工程师需要掌握相应的器件布局、层叠设计、高速布线方面的EMC设计知识;结构工程师也需要了解产品结构的屏蔽等方面的设计知识。因为这些共同参与产品设计的工程师,要去实现FMC专家在产品设计过程中所提出的意见,就要理解、领会EMC专家所提出的建议的奥秘,并与各自领域的设计特点相结合,将所有EMC问题的萌芽消灭在产品设计阶段。只有所有参与产品设计的开发人员共同提高EMC素质,才能设计出具有高性能EMC的电子产品。 一般电子产品设计时不考虑EMC问题,就会导致EMC测试失败,以致不能通过相关法规的认证。下图概述了EMC、EMI、ESD评审的要点。 随着电气电子技术的发展,家用电器产品日益普及和电子化,广播电视、邮电通讯和计算机及其网络的日益发达,电磁环境日益复杂和恶化,使我们逐渐关注设备的工作环境,日益关注电磁环境对电子设备的影响,电气电子产品的电磁干扰(EMI)和电磁兼容性(EMC)的问题越来越受到工程师和生产企业的重视。在ESD防护中,大体可以分为两大类。 传导性ESD防护 对静电电流在电路中防护主要使用一些保护器件,在敏感器件前端构成保护电路,引导或耗散电流。此类保护器件有:陶瓷电容,压敏电阻,TVS管等。 辐射性ESD防护 对于静电产生的场对敏感电路产生影响,防护方法主要是尽量减少场的产生和能量,通过结构的改善增加防护能力,对敏感线路实施保护。对场的保护通常比较困难,在改良实践中探索出了一种叫做等位体的方法。通过有效地架接,壳体形成电位相同体,抑制放电。事实证明此种方式有效易于实施。 防护静电的一般方法有许多,包括减少静电的积累;使产品绝缘,防止静电发生;对敏感线路提供支路分流静电电流;对放电区域的电路进行屏蔽;减少环路面积以保护电路免受静电放电产生的磁场的影响。有针对直接放电的,也有针对关联场的耦合。

    时间:2020-06-22 关键词: ems emc emi esd

  • 电路中的这些符号标识详解

    电路中的这些符号标识详解

    我们在看电路原理图的时候,常常可以看见GND、GROUND、VCC,VDD,VEE,VSS等等的符号,那么他们到底什么意思呢?有什么区别呢? 一般来说VCC=模拟电源,VDD=数字电源,VSS=数字地,VEE=负电源。 下面给出详细解释。 1、第一种解释 DCpower一般是指带实际电压的源,其他的都是标号(在有些仿真软件中默认的把标号和源相连的) VDD:电源电压(单极器件);电源电压(4000系列数字电路);漏极电压(场效应管) VCC:电源电压(双极器件);电源电压(74系列数字电路);声控载波(VoiceControlledCarrier) VSS:地或电源负极VEE:负电压供电;场效应管的源极(S)VPP:编程/擦除电压。 VCC:C=circuit表示电路的意思,即接入电路的电压; VDD:D=device表示器件的意思,即器件内部的工作电压; VSS:S=series表示公共连接的意思,通常指电路公共接地端电压。 2、第二种解释 Vcc和Vdd是器件的电源端。 Vcc是双极器件的正,Vdd多半是单级器件的正。 下标可以理解为NPN晶体管的集电极C,和PMOSorNMOS场效应管的漏极D。 同样你可在电路图中看见Vee和Vss,含义一样。因为主流芯片结构是硅NPN所以Vcc通常是正。如果用PNP结构Vcc就为负了。荐义选用芯片时一定要看清电气参数。 Vcc来源于集电极电源电压,CollectorVoltage,一般用于双极型晶体管,PNP管时为负电源电压,有时也标成-Vcc,NPN管时为正电压. Vdd来源于漏极电源电压,DrainVoltage,用于MOS晶体管电路,一般指正电源.因为很少单独用PMOS晶体管,所以在CMOS电路中Vdd经常接在PMOS管的源极上. Vss源极电源电压,在CMOS电路中指负电源,在单电源时指零伏或接地. Vee发射极电源电压,EmitterVoltage,一般用于ECL电路的负电源电压. Vbb基极电源电压,用于双极晶体管的共基电路. 3、说明 1、一般来说VCC=模拟电源,VDD=数字电源,VSS=数字地,VEE=负电源 2、有些IC既有VDD引脚又有VCC引脚,说明这种器件自身带有电压转换功能。 3、对于数字电路来说,VCC是电路的供电电压,VDD是芯片的工作电压(通常Vcc>Vdd),VSS是接地点。 4、在场效应管(或COMS器件)中,VDD为漏极,VSS为源极,VDD和VSS指的是元件引脚,而不表示供电电压。 以上就是电路中一些符号的解释,你现在能分清了吗?

    时间:2020-06-22 关键词: 电路 电路符号

  • PCBA包装外包的好处

    PCBA包装外包的好处

    本文主要介绍PCBA外包的四点好处,当然PCBA外包好处不仅仅这四点,还有很多好处。这里就不一一罗列了。 一、生产速度快,节约时间 众所周知,小型电子企业在生产方面有一个非常大的缺陷,就是生产时间得不到保证。如果不能做到规定时间内交工,不仅影响自家企业生产,也会对自家企业信誉产生一定的影响,因而,为了提高生产,保证时间效率,选择PCBA外包是最好的。不仅如此,作为电子企业,目标不应该是自己参与生产,而是扩大业务、增加客户群,这样才能让自己拥有更多的订单,获得更高的利润回报。而专业的PCBA加工厂家拥有先进的设备和技术人才,能帮助小企业在最短时间内完成作业,从而推动起业务发展,为企业迎来良好的市场口碑。 二、保持一致性,故障率低 大部分电子企业如果自己去生产PCBA是无法保持一致性的。因为生产PCBA需要创造一定的环境,而这个环境的投入需要大量的资金,小企业很难实现。在这种前提下,必然会选择人工生产,不能保证一致性不说,还可能对产品质量造成一定的影响。PCBA外包之后,PCBA加工厂家会用最先进的设备,自动化生产,保证一致性,确保没有重大问题和故障,节省企业的时间和金钱。 三、高品质零件,质量可靠 确保电路板质量的基础方法就是使用高品质零件,如果电子企业规模小、订单量少,在PCBA采购的时候,是无法以最低的价格获得最高的品质零件的。这样一来,就降低了利润空间。而与行内口碑良好的PCBA加工厂家合作,既能保证自己的利益,还能获取最佳零件,降低成本。 四、最重要点,节约成本 最后,大部分电子企业选择PCBA外包,其根本原因就是成本。我们都知道,成本的高低不仅与产品质量有关,也与市场竞争优势有关。成本越低,质量越好,竞争优势越大。相反,成本高,哪怕质量好,也会损失很多客户。所以,PCBA外包最大的好处就是低成本,毕竟PCBA外包出去之后,企业就不需要为车间环境、技术、设备、人员投入、原材料购买、仓库管理等费心力,可以更好的投入到业务扩展中,获取更多的合作机会。 有一点要提醒大家的是,只有好的PCBA加工厂家才能达到这样的效果,所以,在选择PCBA加工厂家的时候,一定要注意实力、能力和规模、专业性等,避免出现合作陷阱。

    时间:2020-06-22 关键词: pcba pcba板

  • PCB设计布局规则技巧和布局检查

    PCB设计布局规则技巧和布局检查

    本文主要介绍4点PCB设计布局3点布局技巧以及七点布局检查。 1、在通常情况下,所有的元件均应布置在电路板的同一面上,只有顶层元件过密时,才能将一些高度有限并且发热量小的器件,如贴片电阻、贴片电容、贴片IC等放在低层。 2、在保证电气性能的前提下,元件应放置在栅格上且相互平行或垂直排列,以求整齐、美观,在一般情况下不允许元件重叠;元件排列要紧凑,元件在整个版面上应分布均匀、疏密一致。 3、电路板上不同组件相临焊盘图形之间的最小间距应在1MM以上。 4、离电路板边缘一般不小于2MM.电路板的最佳形状为矩形,长宽比为3:2或4:3.电路板面尺大于200MM乘150MM时,应考虑电路板所能承受的机械强度。 PCB设计布局技巧 在PCB的布局设计中要分析电路板的单元,依据起功能进行布局设计,对电路的全部元器件进行布局时,要符合以下原则: 1、按照电路的流程安排各个功能电路单元的位置,使布局便于信号流通,并使信号尽可能保持一致的方向。 2、以每个功能单元的核心元器件为中心,围绕他来进行布局。元器件应均匀、整体、紧凑的排列在PCB上,尽量减少和缩短各元器件之间的引线和连接。 3、在高频下工作的电路,要考虑元器件之间的分布参数。一般电路应尽可能使元器件并行排列,这样不但美观,而且装旱容易,易于批量生产。 PCB设计布局检查 1、电路板尺寸和图纸要求加工尺寸是否相符合。 2、元器件的布局是否均衡、排列整齐、是否已经全部布完。 3、各个层面有无冲突。如元器件、外框、需要私印的层面是否合理。 4、常用到的元器件是否方便使用。如开关、插件板插入设备、须经常更换的元器件等。 5、热敏元器件与发热元器件距离是否合理。 6、散热性是否良好。 7、线路的干扰问题是否需要考虑。 以上就是PCB的布局规则技巧和布局检查了。

    时间:2020-06-22 关键词: PCB pcb设计

  • 使用过期PCB板的三大危害

    使用过期PCB板的三大危害

    本文主要介绍三个使用过期PCB的危害。 1、过期PCB可能造成PCB表面焊垫发生氧化 焊垫氧化后将造成焊锡不良,最终可能导致功能失效或掉件风险。电路板不同的表面处理对于抗氧化的效果会不一样,原则上ENIG要求要在12个月内用完,而OSP则要求要在六个月内用完,建议依照PCB板厂的保存期限(shelflife)以确保品质。 OSP板一般可以送回板厂洗掉OSP薄膜再重新上一层新的OSP,但OSP酸洗去除时有机会损伤其铜箔线路,所以最好洽询板厂确认是否可以重新处理OSP膜。 ENIG板则无法重新处理,一般建议进行「压烤」,然后试焊性有无问题。 2、过期PCB可能会吸湿造成爆板 电路板吸湿后经过回焊时可能会引起爆米花(popcorn)效应、爆板或分层等问题。这个问题虽然可以经由烘烤来解决,但并不是每种板子都适合烘烤,而且烘烤有可能会引起其他的品质问题。 一般来说OSP板不建议烘烤,因为高温烘烤后会损害OSP膜,但也看过有人将OSP拿去烘烤,但是烘烤时间要尽量缩短,温度还不可以太高,烘烤后更必须要在最短时间内过完回焊炉,挑战不少,否则的话焊垫会出现氧化,影响焊接。 3、过期PCB的胶合能力可能会降解变质 电路板生产出来后其层与层(layertolayer)之间的胶合能力就会随着时间而渐渐降解甚至变质,也就是说随着时间增加,电路板的层与层之间的结合力会渐渐下降。 如此的电路板在经过回焊炉高温时,因为不同材料组成的电路板会有不同的热膨胀系数,在热胀冷缩的作用下,有可能造成电路板分层(de-lamination)、表面气泡产生,这将严重影响电路板的可靠性与长期信赖度,因为电路板分层可能会拉断电路板层与层之间的导通孔(via),造成电气特性不良,最麻烦的是可能发生间歇性不良问题,更有可能造成CAF(微短路)而不自知。 使用过期PCB的危害还是蛮大的,所以设计师们在以后还是要使用期限内的PCB板啊。

    时间:2020-06-22 关键词: PCB 过期pcb

  • 常规的PCB应该设计的层数

    常规的PCB应该设计的层数

    首先PCB分为单面和双面和多层板,每一种类的要求时不一样的,我们一个个来看。 一、单面板 单面PCB主要用在非常简单的消费电子产品上的,毕竟工艺简单,现在还用原始电路板材料便宜(FR-1或FR-2)和薄铜包层。单面板设计通常包含许多跳线来模拟双面板上的电路布线。一般用在低频电路比较多。因为这种类型的设计很容易受到辐射噪声的影响。所以设计这种类型的电路板会比较麻烦,如果不是很注意的话,会出现很多问题的。虽然在复杂的设计中也有成功的案例,但都是需要经过深思熟虑以及不断验证才有实现的可能。举一个一个例子,比如一个电视机,它将所有模拟电路放在机箱底部的单面板上,并使用金属化CRT将电路板屏蔽在靠近电池组顶部的单独数字调谐板上。如果需要大批量、低成本的生产PCB,那就需要自行发挥了。 二、双面板 相对于单面板来说,复杂一点的就是双面板。有一些双面板还是用FR-2材料,但目前更常用的是FR-4材料来生产。FR-4材料强度的增加更好地支持了过孔。因为有两层箔,所以双面板更容易布线,并且可以通过在不同层上交叉走线来规划信号。但是,模拟电路不建议使用交叉走线。在可能的情况下,底层尽可能保持完整当做地平面,所有其他信号应在顶层布线。底层做地平面有几个好处: 1、接地通常是电路中最常见的连接。可以把整板所有的GND网络放在底层来连接。 2、增加了电路板的机械强度。 3、降低了电路中所有接地连接的阻抗,从而减少了信号的传导噪声。 4、为电路中的每个网络增加了分布电容-有助于抑制辐射噪声。 5、可以屏蔽来自电路板下方的辐射噪声。 三、多层板 双面板尽管有其优点,但并不是最好的构造方法,特别是对于敏感或高速电路设计来说。所以对于高速设计我们通常会使用多层板来进行设计,最常见的板厚为1.6毫米,材料为FR-4,还会有独立的GND或者POWER层等等。多层板本身需要注意的PCB设计事项就很多,下面我们要理清楚使用多层板设计的一些明显原因: 1、拥有独立的电源和接地连接布线层。如果电源也在一个平面上,则其他的相同的电源网络只需添加过孔就可以连接在一起了。 2、其他层可用于信号布线,这样可以为布线提供更多走线空间。 3、电源和接地层之间将存在分布电容,从而降低高频噪声。 然而,多层板的其他原因可能并不明显或不直观,主要有如下几点: 1、更好的EMI/RFI抑制。由于图像平面效应,自Marconi时代以来就已为人所知。当导体靠近平行导电表面放置时,大部分高频电流将直接返回导体下方,沿相反方向流动。平面内导体的镜像形成传输线。由于在传输线中电流相等且相反,因此它相对不受辐射噪声的影响。而是非常有效地耦合信号。图像平面效果与地面和电源平面同样有效,但它们必须是连续的。任何间隙或不连续性都会导致有益效果迅速消失。 2、减少小批量生产的总体项目成本。虽然多层板的制造成本较高,但FCC或其他机构的EMI/RFI要求可能需要对设计进行昂贵的测试。如果存在问题,可能需要推倒来重新进行PCB设计,从而进行额外的测试。与2层板PCB相比,多层板PCB的EMI/RFI性能可提高20dB。如果产量很小,那么首先设计更好的的PCB是有意义的。 3、有效防止各种信号层之间的串扰问题。 4、生产工艺要求相对来说比较高,比起2层板设计,就不是那么一丁点的难度了。

    时间:2020-06-22 关键词: PCB pcb设计

  • PCBA零件封装技术解析

    PCBA零件封装技术解析

    这里主要介绍两个PCBA的封装技术,插入式封装技术(ThroughHoleTechnology)和表面黏着式封装技术(SurfaceMountedTechnology)。 1、插入式封装技术(ThroughHoleTechnology) 将零件安置在板子的一面,并将接脚焊在另一面上,这种技术称为「插入式(ThroughHoleTechnology,THT)」封装。这种零件会需要占用大量的空间,并且要为每隻接脚钻一个洞。所以它们的接脚其实佔掉两面的空间,而且焊点也比较大。但另一方面,THT零件和SMT(SurfaceMountedTechnology,表面黏着式)零件比起来,与PCB连接的构造比较好,关于这点我们稍后再谈。像是排线的插座,和类似的界面都需要能耐压力,所以通常它们都是THT封装。 2、表面黏着式封装技术(SurfaceMountedTechnology) 使用表面黏着式封装(SurfaceMountedTechnology,SMT)的零件,接脚是焊在与零件同一面。这种技术不用为每个接脚的焊接,而都在PCB上钻洞。 SMT也比THT的零件要小。和使用THT零件的PCB比起来,使用SMT技术的PCB板上零件要密集很多。SMT封装零件也比THT的要便宜。所以现今的PCB上大部分都是SMT,自然不足为奇。 因为焊点和零件的接脚非常的小,要用人工焊接实在非常难。不过如果考虑到目前的PCBA组装都是全自动的话,这个问题只会出现在修复零件的时候吧。 通过介绍,你对PCBA的封装技术了解了吗?

    时间:2020-06-22 关键词: 封装技术 pcba

首页  上一页  1 2 3 4 5 6 7 8 9 10 下一页 尾页
发布文章