产生精确PWM波形的DDS电路

脉宽调制是一种调制或改变某个方波的简单方法。方波占空比基本形式是随输入信号变化的。占空比是指方波的高电平时间和低电平时间之比。一个50%占空比的波形会具有50%的高电平时间和50%的低电平时间，而一个10%占空比的波形则具有10%的高电平时间和90%的低电平时间。PWM有许多应用，其中包括电动机控制、伺服控制、调光、开关电源，甚至某些音频放大器。在诸如MEMS（微机电系统）镜面传动器控制等应用系统中，有一个反馈系统必须对PWM进行调节。有个电路监测并控制PWM输出信号，然后根据应用系统要求改变占空比。输出频率对传动器进行调节，而占空比则设定传动器的速度。反馈回路控制阈值电平。本“设计实例”描述带反馈控制的高频率高分辨率PWM。首先，探讨一下PWM理论也许是有益的。

图1 一个DDS电路可与一个比较器和一个带内部DAC和ADC的微控制器组合在一起，以便产生高分辨率的PWM输出信号。

　　几种可供选用的体系结构
　　传统的PWM用两个运算放大器来产生锯齿波形，用一个电位器来产生直流基准电压，再用一个比较器来产生PWM输出信号。这类设计的优点是切实可行而又成本低廉。遗憾的是，

如不改变元件值就无法方便地对频率进行编程,而且频率微调也非常困难。这种方法的另一个问题是难以精确控制占空比。你可以使用数字式电位器来替代机械式电位器，但这样做会加大成本。产生PWM波形的第二种办法是采用ADμC824 MicroConverter（微转换器）。它除了提供两个PWM信号输出以外，还集成了几个ADC、几个DAC、一个与8052兼容的微控制器以及闪存。你可以配置出分辨率高达16位的PWM。不过，已编程的频率会影响PWM的分辨率。PWM的频率和分辨率如下：FPWM=16.777 MHz/N，式中N是以位表示的分辨率。
　　一个内部PLL可根据32千赫晶振推导出16.77MHz基准时钟。该基准时钟对PWM的输出信号进行采样。如前所述，N是PWM的分辨率，即位的多少。要达到16位的分辨率，PWM的最大频率是266Hz。频率为200kHz时，分辨率会降到大约6位。因此，ADμC832对于低频高分辨率系统来说是一种理想的低成本方法，但对于高频高分辨率系统来说并非如此。
　　DDS的实现
　　要求实时高分辨率频率调节和脉宽调制调节的系统，可以采用直接数字合成器（DDS）在大带宽范围内提供具有高频率分辨率的高精度锯齿波形。于是，你就可以在开环或闭环系统中将该信号作为比较器的输入信号。图1示出了一种产生具有可编程占空比的可编程方波的简便方法。AD9833型DDS把一个可编程三角形波送入AD8611比较器的一个输入端，并控制输出波形的频率。传动器的反馈回路控制比较器的阈值电平。AD8611是一个具有锁存功能和互补输出的4ns比较器。来自DDS的输入信号直接送到比较器的反相输入端。输出信号通过R₁和R₂反馈到非反相输入端。R₁对R₁+R₂之比决定滞后窗的宽度，而V_DAC设定滞后窗的中心，即平均开关电压。输出端在输入电压大于V_HI时就转变为低电平，并且要到输入电压低于V_LO时才再次转变为高电平，正如下式所示：V_HI=(V+-1.5V-V_DAC)(R₁/(R₁+R₂))+V_DAC和V_LO=V_DAC(R₂/(R₁+R₂))，式中 V+ 是加到比较器的正电源电压，V_DAC 是DAC设定的电平。AD8611能接收峰—峰电平为400mV的100兆赫信号，也能接收几十毫伏的输入信号。AD9833可利用DDS体系结构产生正弦波和三角波输出信号。AD9833在一块芯片内含一个采用28位相位累加器的数值控制的振荡器、一个正弦ROM以及一个10位数/模转换器（图2）。

图2 一个DDS电路可在一块芯片上包含一个采用28位相位累加器的数控晶振、一个正弦ROM以及一个10位数模转换器。

　　你一般根据其振幅公式来考虑正弦波：a(t)=sin(vt)。但是，这些波形都是非线性的，而且难以产生。另一方面，角信息本质上又是线性的。这就是说，相位角在每一时间单位内转过某一固定角度。只要知道一个正弦波的相位是线性的，又已知基准间隔（时钟周期），你就可以确定该周期内的相位旋转：
　　相位=ωdt；
　　ω=Δ相位/dt；
　　f=(Δ相位×f_MCLK)/2π，
　　式中dt是主时钟频率f_MCLK的倒数。只要知道相位和主时钟频率，便可以利用这一公式产生输出频率。相位累加器提供28位的线性相位。正弦ROM以数字格式存储输出正弦波的振幅系数。DAC把正弦波转换成模拟域。如果你旁路正弦ROM，则AD9833就会产生三角波，而不是产生正弦波。你可用写入频率寄存器的方法给该器件编程。于是，从该器件输出的模拟信号是f_OUT=(f_MCLK/228)×(频率-寄存器字)。
　　DDS输出信号具有28位分辨 率，因此有效频率步长有可能达到0.1Hz数量级，而频率最高可达大约10MHz。两个相位寄存器具有12位相位分辨率。这些寄存器可使信号移相，移相值为PSHIFT=(2π/4096)×(相位-寄存器字)。一个25MHz的晶振为DDS提供基准主时钟。DDS的输出级是一个摆幅为0.7VP-P的电压输出DAC，其负载是一只200Ω内部电阻器。增加负载电阻R_L会降低输出电压的峰—峰值，从而可以把DDS的峰—峰输出调到比较器的输入范围内。DDS的输出端通常有一个滤波级。滤波级的用途是滤除基准时钟频率、像频和更高频率的馈通信号，并限制所考虑的信号的带宽。

　　图3示出了图1中AD8611比较器的典型输出曲线图。DDS的输入信号是一个调到1MHz的三角波。每个曲线图都示出了各种不同阈值电压的PWM输出。在图1的闭环电路中，你可以把PWM的输出调到12位精确度。并可使用许多种脉宽调制方法；所用方法取决于应用系统。对于低分辨率应用系统来说，采用运算放大器和电位器的传统方法是可以接受的，也很经济实惠。对于低频高分辨率应用系统来说，ADμC832则是一种免费增加功能的单芯片方法。对于要求频率微谐的高分辨率

高频应用系统来说，你可以将一个DDS和一个比较器组合在一起，产生精密的高频PWM波形。