当前位置:首页 > 嵌入式 > 嵌入式教程
[导读]Thumb中有两个分支跳转指令的变体,第一个变体与ARM版本指令相似,可条件执行,跳转被限制在有符号8位立即数所表示的范围内,或者是±256B。第二个变体不可条件执行(没有条件码部分),但扩展了有效跳转范围,跳转范围为有符号11位立即数表示的范围,即±2048B。

11.3Thumb跳转指令

Thumb指令集中的跳转指令分以下6种类型。

①无条件跳转,其跳转空间为±2KB。

②条件跳转,其跳转空间为±256B。

③带返回的跳转指令,其跳转空间为±4MB。

④带状态切换的跳转指令(是否进行状态切换可以在程序中设定选择)。

⑤带返回和状态切换的跳转指令(是否进行状态切换可以在程序中设定选择)。

⑥第二种形式的带返回和状态切换的跳转指令。

下面详细介绍各指令的特点及用途。

11.3.1跳转指令B

Thumb中有两个分支跳转指令的变体,第一个变体与ARM版本指令相似,可条件执行,跳转被限制在有符号8位立即数所表示的范围内,或者是±256B。第二个变体不可条件执行(没有条件码部分),但扩展了有效跳转范围,跳转范围为有符号11位立即数表示的范围,即±2048B。

条件分支指令是Thumb指令中惟一可以条件执行的指令。

首先来介绍可条件执行的跳转指令B(1)。

(1)编码格式

可条件执行的跳转指令的编码格式如图11.1所示。

图11.1B(1)指令编码格式

(2)指令的语法格式

B<cond><target_address>

①<cond>

指定指令的执行条件。条件助记符与ARM中相同。

②<target_address>

指定程序跳转的目标地址。指令通过下面的方法计算目标地址。

·将指令中包含的8位有符号数左移一位。

·将结果符号扩展为32位。

·将得到的值加到PC寄存器中,即得到跳转的目标地址。

有条件的跳转指令可以实现±256B范围的程序跳转。

(3)指令操作的伪代码

ifConditionPass{cond}then

PC=PC+{SignExtend(Signed_immed_8)<<1}

(4)指令的使用

为了得到正确的signed_immed_8,汇编器需要执行以下的操作步骤。

①首先形成跳转的基地址。该跳转的基地址是跳转指令地址加4。也就是说,跳转指令的基地址即当前程序指针寄存器的值。

②从跳转的目标地址中减去基地址形成跳转偏移量。该偏移量应为偶数(因为Thumb指令为半字对齐)。

③如果跳转偏移量超出-256~+254B范围,汇编器产生一个错误。

④将产生的跳转偏移量除以2放入指令编码中的signed_immed_8域。

注意

如果该指令的条件域为AL,即指令编码条件域为0b1110时,程序产生未定义指令异常。当指令的条件域为NV,即指令编码条件域为0b1111时,指令等价于SWI指令。

(5)ARM指令集中的跳转指令

该指令与ARM指令集中B<cond><target_address>基本相似,所不同的是ARM指令集中,偏移量左移两位而Thumb指令集中偏移量左移一位。另外,处理器在ARM和Thumb状态下所读取的PC值也是不同的。

下面介绍无条件跳转指令B(2)。

(1)编码格式

无条件执行的跳转指令的编码格式如图11.1所示。

图11.2B(2)指令编码格式

(2)指令的语法格式

B<target_address>

<target_address>

指定程序跳转的目标地址。指令通过下面的方法计算目标地址。

·将指令中包含的11位有符号数左移一位。

·将结果符号扩展为32位。

·将得到的值加到PC寄存器中,即得到跳转的目标地址。

有条件的跳转指令可以实现±2048B范围的程序跳转。

(3)指令操作的伪代码

PC=PC+{SignExtend(Signed_immed_8)<<1}

(4)指令的使用

为了得到正确的signed_immed_11,汇编器需要执行以下的操作步骤。

①首先形成跳转的基地址。该跳转的基地址是跳转指令地址加4。也就是说,跳转指令的基地址即当前程序指针寄存器的值。

②从跳转的目标地址中减去基地址形成跳转偏移量。该偏移量应为偶数(因为Thumb指令为半字对齐)。

③如果跳转偏移量超出-2048~+2046B范围,汇编器产生一个错误。

④将产生的跳转偏移量除以2放入指令编码中的signed_immed_11域。

(5)ARM指令集中的跳转指令

该指令与ARM指令集中B<target_address>基本相似,所不同的是ARM指令集中偏移量左移两位,而Thumb指令集中偏移量左移一位。另外,处理器在ARM和Thumb状态下所读取的PC值也是不同的。

11.3.2带返回的无条件跳转指令BL

(1)编码格式

带返回的无条件跳转指令的编码格式如图11.3所示。

图11.3BL指令编码格式

带返回的跳转指令BL提供了一种在Thumb状态下程序间相互调用的方法,当从子程序返回时,通常使用下面的方式之一:

·MOVPC,LR

·BXLR

·POP{pc}

BL指令不可条件执行,可以实现在大约±4MB的地址空间范围内跳转,实现方法是将一条BL指令编译成两条16位的Thumb指令,从而实现上述跳转。对编译后的两条指令说明如下:

①H=10的BL指令。该跳转包含跳转偏移量的高位部分。

②H=11的BL指令。该跳转包含跳转偏移量的低位部分。

(2)指令的语法格式

BL<target_address>

<target_address>

指定程序跳转的目标地址。指令通过下面的方法计算目标地址。

·将H=10的BL指令的offset_11域左移12位。

·将结果符号扩展为32位。

·将得到的值加到PC寄存器中。

·与H=11的BL指令的offset_11域相加。

因此BL指令可以实现在大约±4MB的地址空间范围内跳转。

(3)指令操作的伪代码

ifH==10then

LR=PC+(SignExtend(offset_11)<<12)

ElseifH==11then

PC=LR+(offset_11<<11)

LR=(addressofnextinstruction)|1

ElseifH==01then

PC=(LR+(offset_11<<1))AND0xFFFFFFFC

LR=(addressofnextinstruction)|1

ElseifH==01then

PC=(LR+(offset_11<<1))AND0Xfffffffc

LR=(addressofnextinstruction)|1

TFlag=0

(4)指令的使用

为了能够正确产生两条Thumb跳转指令,汇编器按照如下步骤产生跳转偏移量。

①形成跳转基地址。此基地址为H=10时的BL指令地址加上4,即执行该条指令的PC值。

②从目标地址中减去基地址,形成跳转偏移量。

根据以上步骤所产生的结果是−222~+222−2之间的一个偶数,如果结果超出此范围,汇编器将报错。

③如果产生的结果在给定范围内,汇编器将产生下面两条BL指令:

·H=10,offset_11=offset[22:12]

·H=11,offset_11=offset[11:1]

注意

当H=00时,该指令为无条件跳转指令。

(5)ARM指令集中的BL指令

如果调用Thumb子程序,该指令类似于BLX<target_addr>;如果程序调用ARM子程序,该指令类似于BL<target_addr>。

11.3.3带返回链接的无条件跳转指令BLX(1)

(1)编码格式

带返回的无条件跳转指令的编码格式如图11.4所示。

图11.4BLX(1)指令编码格式

带返回链接的跳转指令BLX(1)提供了一种在Thumb状态下无条件调用ARM子程序的方法,当从子程序返回时,通常使用下面的方式之一:

·BXLR;

·加载PC的LDR或LDM指令。

BLX指令不可条件执行,可以实现在大约±4MB的地址空间范围内跳转,实现方法是将一条BLX指令编译成两条16位的Thumb指令,从而实现上述跳转。对编译后的两条指令说明如下:

①H=10的跳转指令。该跳转包含跳转偏移量的高位部分。

②H=01的跳转指令。该跳转包含跳转偏移量的低位部分。

(2)指令的语法格式

BLX<target_address>

①<target_address>

指定程序跳转的目标地址。指令通过下面的方法计算目标地址。

·将H=10的BL指令的offset_11域左移12位。

·将结果符号扩展为32位。

·将得到的值加到PC寄存器中。

·与H=11的BL指令的offset_11域相加。

BL指令可以实现在±4MB的地址空间范围内跳转。

(3)指令操作的伪代码

ifH==10then

LR=PC+(SignExtend(offset_11)<<12)

ElseifH==11then

PC=LR+(offset_11<<11)

LR=(addressofnextinstruction)|1

ElseifH==01then

PC=(LR+(offset_11<<1))AND0xFFFFFFFC

LR=(addressofnextinstruction)|1

ElseifH==01then

PC=(LR+(offset_11<<1))AND0Xfffffffc

LR=(addressofnextinstruction)|1

TFlag=0

(4)指令的使用

为了能够正确产生两条Thumb的跳转指令,汇编器按照如下步骤产生跳转偏移量。

①形成跳转基地址。此地址为H=10时地址加上4,即执行该条指令的PC值。

②使基址地址的bit[1]等于目标地址的bit[1](保证ARM状态的字地址对齐)。

③从目标地址中减去基地址,形成跳转偏移量。

根据以上步骤所产生的结果是−222~+222−2之间的一个偶数,如果结果超出此范围,汇编器将报错。

④如果产生的结果在给定范围内,汇编器将产生下面两条BL指令:

·H==10,offset_11=offset[22∶12]

·H==01,offset_11=offset[11∶1]

(5)等效ARM指令

该指令类似于ARM指令集的BL<target_addr>。

11.3.4带状态切换的跳转指令BX

(1)编码格式

带状态切换的跳转指令BX的编码格式如图11.5所示。

图11.5BX指令的编码格式

BX指令用于ARM和Thumb程序之间的调用。

(2)指令的语法格式

BX<Rm>

其中<Rm>为目标地址寄存器,包含程序的跳转地址。BX指令的目标地址寄存器可以是r0~r15中的任意寄存器。

注意

如果Rm[1:0]=0b10,不满足ARM指令的内存对齐方式。指令的执行结果不可预知。如果该指令使用r15作为目标寄存器,其操作方式和使用其他寄存器相同。

(3)指令操作的伪代码

TFlag=Rm[0]

PC=Rm[31:1]<<1

(4)ARM指令集中的BX指令

ARM指令集中的BX指令和Thumb指令集中的BX指令相差较大,它们分别为不同方向的跳转。当r15作为目的寄存器使用时,要特别注意该指令在两个指令集中的区别。

11.3.5带返回链接的无条件跳转指令BLX(2)

(1)编码格式

带返回链接的无条件跳转指令BLX(2)的编码格式如图11.6所示。

图11.6BLX(2)指令的编码格式

该BLX(2)指令用于ARM和Thumb子程序间的相互调用。程序状态字的T标志位根据目的寄存器的bit[0]位而改变。

(2)指令的语法格式

BLX<Rm>

其中<Rm>为目标地址寄存器,r0~r14寄存器均可以做为目标地址寄存器。

注意

如果在此指令中使用r15作为目的寄存器,指令的执行结果不可预知。

此指令只在ARMv5版本以上指令集中被支持。

(3)指令操作的伪代码

LR=(addressoftheinstructionafterthisBLX)|1

TFlag=Rm[0]

PC=Rm[31:1]<<1

11.3.6Thumb指令集中跳转指令举例

下面的例子程序综合使用了各种跳转指令,通过该例可以对Thumb状态下程序的非连续执行有更深入的了解。

Blabel ;无条件跳转到Label地址

BCClabel ;如果进位标志为0,则跳转

BEQlabel ;如果零标准位置1,则跳转

BLfunc ;子程序调用

Func

… ;子程序体

MOVPC,LR ;子程序返回

BXr12 ;跳转到r12寄存器中保存的地址

在执行此例中的BXr12时,如果r12的bit[0]=0,则处理器进入ARM状态执行,否则继续执行Thumb代码。

本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除。
换一批
延伸阅读

ARM系统几乎都采用Linux的操作系统,而且几乎所有的硬件系统都要单独构建自己的系统,与其他系统不能兼容,这也导致其应用软件不能方便移植,这一点一直严重制约了ARM系统的发展和应用。GOOGLE开发了开放式的Andro...

关键字: Linux x86 ARM

随着计算需求的多样化,尤其是随着移动设备、嵌入式系统和云计算的兴起,ARM 和 x86 架构之间的争论变得更加突出。ARM(高级 RISC 机器)和 x86 代表两种不同类型的处理器架构,每种架构都针对不同的工作负载和用...

关键字: Linux x86 ARM

从画质优化 (NSS) 到帧率提升 (NFRU) 和光线追踪(NSSD),Arm 计划覆盖移动端图形处理的多个维度,推动边缘 AI 图形革命。而未来通过持续的技术迭代,Arm也将保持在移动计算领域的技术领先,满足手游、A...

关键字: ARM 神经图形技术 GPU AI ML

7月31日消息,据媒体报道,芯片架构提供商Arm Holdings首席执行官Rene Haas宣布,公司正加大投入开发自有芯片产品,此举标志着其从传统IP授权模式向提供实体芯片的战略重大转变。

关键字: ARM META

7月28日消息,2025年,中国AI硬件市场规模将首次突破万亿元大关。

关键字: AI ARM

受生成式 AI 驱动, RISC-V 芯片市场快速发展。预计到2030年,RISC-V SoC出货量将达到1618.1亿颗,营收将达到927亿美元。其中,用于AI加速器的RISC-V SoC出货量将达到41亿颗,营收将达...

关键字: RISC-V CPU AI CUDA ARM 推理
关闭