当前位置:首页 > 技术学院 > 热搜器件
[导读]74HC595——具有三态输出锁存功能的8位串行输入、串行/并行输出移位寄存器本文翻译自NXP的74HC595的datasheet74HC595和74HCT595是带有存储寄存器和三态输出的8位串行移位寄存器,移位寄存器和存储寄存器有

74HC595——具有三态输出锁存功能的8位串行输入、串行/并行输出移位寄存器

本文翻译自NXP的74HC595的datasheet

74HC595和74HCT595是带有存储寄存器和三态输出的8位串行移位寄存器,移位寄存器和存储寄存器有各自的时钟

每当移位寄存器输入时钟SHCP上升沿来临之时,数据被移出。

每当存储寄存器输入时钟STCP上升沿来临之时,数据并行的存储到存储寄存器。如果两个时钟上升沿同时到来,移位寄存器总是要比存储寄存器的提前一个时钟。

移位寄存器有一个串行出入(DS)和一个串行标准输出(Q7S)。同时也提供一个异步复位端(低电平有效),存储寄存器有一个8位3态总线输出。输出使能(OE)为低电平时,存储寄存器的值就输出。

下面是一个功能框图,有利于理解:

接着是一个逻辑符号:

各引脚的的说明如下:

符号 引脚 描述
Q1 1 并行输出1
Q2 2 并行输出2
Q3 3 并行输出3
Q4 4 并行输出4
Q1 5 并行输出5
Q2 6 并行输出6
Q3 7 并行输出7
GND 8 接地
Q7S 9 串行数据输出
MR 10 (master reset)复位-低电平有效
SHCP 11 移位寄存器输入时钟(shift register clock iuput)
STCP 12 存储寄存器输入时钟(storage register clock iuput)
OE 13 输出使能(地电位有效)
DS 14 串行数据输出输入
Q0 15 并行数据输出0
Vcc 16 电源
功能表如下:

时序图:

本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除。
换一批
延伸阅读

上海2025年7月21日 /美通社/ -- 本文围绕跨域时间同步技术展开,作为智能汽车 "感知-决策-执行 -交互" 全链路的时间基准,文章介绍了 PTP、gPTP、CAN 等主流同步技术及特点,并以...

关键字: 时钟 时间同步 同步技术 智能汽车

只要FPGA设计中的所有资源不全属于一个时钟域,那么就可能存在跨时钟域问题,因为异步逻辑其实也可以看做一种特殊的跨时钟域问题。

关键字: FPGA 时钟

你有没有想过在你的电子电路中添加一些很酷的灯光效果,或者用一场迷人的灯光秀来为你的家居装饰增添情趣?好吧,一个圆形的LED追逐器可能就是你想要的!好消息是,使用74HC595集成电路很容易构建一个。因此,在本文中,我们将...

关键字: LED 74HC595 晶体管

自举电路(Bootstrap Circuit)是一种广泛应用于电子和电力系统中的重要电路,尤其在需要提高输入信号电平以控制高侧开关时扮演关键角色。

关键字: 信号 电平 Vcc隔离

本文中,小编将对电平转换实例电路予以介绍,如果你想对电平转换的详细情况有所认识,或者想要增进对电平转换的了解程度,不妨请看以下内容哦。

关键字: 电平 二极管 三极管

在Xilinx FPGA的DDR3设计中,时钟系统扮演着至关重要的角色。它不仅决定了DDR3存储器的数据传输速率,还直接影响到FPGA与DDR3存储器之间数据交换的稳定性和效率。本文将详细介绍Xilinx FPGA DD...

关键字: Xilinx FPGA DDR3 时钟

今天,小编将在这篇文章中为大家带来基于移位寄存器TDM的实现方式的有关报道。

关键字: 寄存器 移位寄存器

TimeProvider 4100主时钟的附件,可扩展至200 个完全冗余的T1、E1 或CC同步输出端

关键字: 5G网络 时钟

移位寄存器,作为数字电路中的基本元件,是一种存储数据并按特定方式改变数据顺序的装置。它在计算机硬件设计、通信协议处理、数据编码解码以及其他众多数字信号处理场景中扮演着至关重要的角色。本文将深入探讨移位寄存器的作用,其工作...

关键字: 移位寄存器 数字电路

在下述的内容中,小编将会对移位寄存器的相关消息予以报道,如果移位寄存器是您想要了解的焦点之一,不妨和小编共同阅读这篇文章哦。

关键字: 74ls194 移位寄存器
关闭