英特尔日本试制WLP，“快实现微细间距主板的实用化”
时间：2012-04-25 07:04:00
手机看文章
扫描二维码
随时随地手机看文章
[导读]【日经BP社报道】英特尔日本试制出了瞄准直接芯片贴装（DCA）的晶圆级封装（Wafer Level Package，WLP），并在国际封装会议“ICEP-IAAC（Joint Conference of "International Conference on Electronics Packaging"
【日经BP社报道】英特尔日本试制出了瞄准直接芯片贴装（DCA）的晶圆级封装（Wafer Level Package，WLP），并在国际封装会议“ICEP-IAAC（Joint Conference of "International Conference on Electronics Packaging" and "IMAPS All Asia Conference"）2012”（2012年4月17日～20日在东京有明国际会展中心举行）上发表（演讲序号：FB1-2）。登台演讲的是该公司技术开发本部、制造技术本部 装配技术开发部封装开发经理富田至洋。
富田表示，英特尔日本此次是首次在ICEP上发表演讲（在ICEP的前身International Microelectronics Conference（IMC）上发表过演讲）。富田表示，之所以在ICEP发表演讲，是因为“希望微细间距的主板及其制造技术能尽快实现实用化”。以美国英特尔提倡的Ultrabook为代表的电子产品的薄型化要求永无止境。为了满足这种需求，厂商想要实现不使用转接板和插座，而是直接把组件安装到主板上的技术。
身为半导体厂商的英特尔日本为此迅速确立了WLP技术。WLP能利用普通的表面封装技术配备到主板上，因此可以用于Ultrabook、智能手机以及平板PC等价格竞争激烈的产品。之后就是“希望日本的封装行业快速推进配备WLP的主板的微细间距化”（富田）。富田表示，目前微细间距的目标为30～40μm，这与“日本封装技术发展蓝图”等介绍的周列式（Peripheral Array）倒装芯片连接所要求的最小焊点间距（Pad pitch）基本相同。
利用300mm晶圆试制[!--empirenews.page--]
英特尔日本此次展示的WLP工艺设想裸片厚度为200μm～75μm，在其上设置20μm厚的背面膜（Back Side Film）和40μm厚的前端模件（Front Side Mold）。裸片侧的铜凸点高40μm，其上有高80μm的板卡连接用微球（Micro Ball）。
试制的WLP采用300mm晶圆，以45nm节点工艺制造了9.5mm×9.5mm的裸片。裸片厚度有200μｍ和75μm两种，裸片凸点的间距最小为227μm。包括切割在内，WLP的各工艺均能用普通设备处理，板卡的表面封装也可以用普通设备完成。此次试制的WLP板卡对WLP进行了底部填充，估计是为了提高可靠性。
富田在介绍完试制的WLP工艺详情后还公开了可靠性的评测结果，称“目前达到了非常高的水平”。在演讲的最后，富田介绍了可进一步提高可靠性的“Fully Encapsulated WLP Process”工艺。
在演讲后的问答环节，听众提出了很多提问。比如，此次的WLP工艺设想的裸片尺寸是多大？富田回答道：“计划主要为8mm×8mm左右。估计最大为10×10mm左右。”另外富田还介绍，输入输出I/O数为600～800。
[!--empirenews.page--]
ce="Tahoma, Verdana, Arial">此次的WLP的截面构造，英特尔日本的数据。（点击放大）
此次的WLP工艺，英特尔日本的数据。（点击放大）
试制的WLP，（a）为正面，（b）为背面。英特尔日本的数据。（点击放大）
试制的WLP安装在板卡上（a）是从正面拍摄的。（ｂ）为厚度为200μm的裸片WLP的截面图。（c）为厚度75μm的裸片WLP的截面图。英特尔日本的数据。
富田表示，英特尔日本此次是首次在ICEP上发表演讲（在ICEP的前身International Microelectronics Conference（IMC）上发表过演讲）。富田表示，之所以在ICEP发表演讲，是因为“希望微细间距的主板及其制造技术能尽快实现实用化”。以美国英特尔提倡的Ultrabook为代表的电子产品的薄型化要求永无止境。为了满足这种需求，厂商想要实现不使用转接板和插座，而是直接把组件安装到主板上的技术。
身为半导体厂商的英特尔日本为此迅速确立了WLP技术。WLP能利用普通的表面封装技术配备到主板上，因此可以用于Ultrabook、智能手机以及平板PC等价格竞争激烈的产品。之后就是“希望日本的封装行业快速推进配备WLP的主板的微细间距化”（富田）。富田表示，目前微细间距的目标为30～40μm，这与“日本封装技术发展蓝图”等介绍的周列式（Peripheral Array）倒装芯片连接所要求的最小焊点间距（Pad pitch）基本相同。
利用300mm晶圆试制[!--empirenews.page--]
英特尔日本此次展示的WLP工艺设想裸片厚度为200μm～75μm，在其上设置20μm厚的背面膜（Back Side Film）和40μm厚的前端模件（Front Side Mold）。裸片侧的铜凸点高40μm，其上有高80μm的板卡连接用微球（Micro Ball）。
试制的WLP采用300mm晶圆，以45nm节点工艺制造了9.5mm×9.5mm的裸片。裸片厚度有200μｍ和75μm两种，裸片凸点的间距最小为227μm。包括切割在内，WLP的各工艺均能用普通设备处理，板卡的表面封装也可以用普通设备完成。此次试制的WLP板卡对WLP进行了底部填充，估计是为了提高可靠性。
富田在介绍完试制的WLP工艺详情后还公开了可靠性的评测结果，称“目前达到了非常高的水平”。在演讲的最后，富田介绍了可进一步提高可靠性的“Fully Encapsulated WLP Process”工艺。
在演讲后的问答环节，听众提出了很多提问。比如，此次的WLP工艺设想的裸片尺寸是多大？富田回答道：“计划主要为8mm×8mm左右。估计最大为10×10mm左右。”另外富田还介绍，输入输出I/O数为600～800。
[!--empirenews.page--]
ce="Tahoma, Verdana, Arial">此次的WLP的截面构造，英特尔日本的数据。（点击放大）
此次的WLP工艺，英特尔日本的数据。（点击放大）
试制的WLP，（a）为正面，（b）为背面。英特尔日本的数据。（点击放大）
试制的WLP安装在板卡上（a）是从正面拍摄的。（ｂ）为厚度为200μm的裸片WLP的截面图。（c）为厚度75μm的裸片WLP的截面图。英特尔日本的数据。
下载文档
