当前位置：首页 > 模拟 > 模拟

JEITA发布半导体封装热特性指南：目的在于加快产品设计

时间：2010-12-21 06:02:00

关键字：半导体封装热阻印刷线路板半导体厂商

手机看文章

扫描二维码
随时随地手机看文章

[导读]日本电子信息技术产业协会（JEITA）制定了与半导体产品的热特性相关的指南“JEITA EDR-7336”。该指南明确了①封装半导体产品的印刷线路板的性能、②使用的环境温度、③半导体产品的功耗、④风速等周围环境因素对半导

日本电子信息技术产业协会（JEITA）制定了与半导体产品的热特性相关的指南“JEITA EDR-7336”。该指南明确了①封装半导体产品的印刷线路板的性能、②使用的环境温度、③半导体产品的功耗、④风速等周围环境因素对半导体产品的热阻及热参数*的影响程度（图1）注1）。

*热参数＝以2点间的温度差除以流经整个路径的全部热流量所得到的数值。含有分散的成分。

注1）本指南可从JEITA的网站（http://www.jeita.or.jp/japanese/public_standard/）购买。除了解说以及与个人信息相关的内容之外，指南还可在网站上查阅。

指南涉及在设备内部使用半导体产品时的初步热设计。JEITA认为，即使是初步设计，也有助于缺乏热设计经验的设计人员迅速完成设计工作。原因是能够在热设计初期帮助设计人员少钻“牛角尖”。

背景在于微细化的影响

JEITA发表基础热特性指南的背景在于，利用90nm以后CMOS工艺制造的半导体产品开始广泛使用于普通设备。“130nm以前的话还不算什么问题，但从90nm起泄漏电流等导致的半导体芯片发热的问题变得显著起来”（制定指南的JEITA半导体封装技术小委员会集成电路封装分会）。

图1：由封装线路板及周围环境引起的热特性变化
对JEDEC标准（JESD51）未规定的项目进行热特性模拟后按照影响程度的大小排列。另外，封装的种类和尺寸，以及芯片的尺寸等也会使影响程度发生变化。（本图由《日经电子》根据JEITA的资料制成）

图2：同一封装在不同封装环境下的热阻差异
按照JEDEC的评测环境（JEDEC环境）和实际设备中的环境（客户的使用环境）比较了芯片内结温（TJ）到环境温度（TA）的热阻（θJA）。（本图由《日经电子》根据JEITA的资料制成）

以前，采用最先进半导体工艺的半导体产品，也就是存在半导体芯片发热担忧的产品，只能配备到有限的设备上，因此这些设备一直由富有热设计经验的技术人员来设计。不过，存在发热问题的半导体芯片成为通用品的话，这些设备由不熟悉热设计的技术人员来设计的情况就会增加。这样一来就会有很多设备设计人员不了解印刷线路板的性能等半导体产品的封装环境对热特性带来的影响，从而向半导体厂商请教的情况日益突出。

随着设备设计进一步深入，还需要咨询“半导体产品能否放心使用”的问题。对半导体产品的使用情况等进行模拟后证实半导体产品完全不能使用的例子也并不少见。这样一来就会给设备厂商带来重新修改设计的麻烦，而半导体厂商则会失去销售产品的机会。

弥补JEDEC标准的不明确部分

即使是不熟悉热设计的设备设计人员，在探讨半导体产品能否采用时，也会对半导体厂商的产品性能参数中的热特性进行确认。JEITA在制定此次的指南时，将着眼点放在了这一方面。

对热特性进行实测及模拟时，半导体业界大多依据JEDEC标准的评测环境“JESD51”。实际上，该标准中有部分条件未能明确，各半导体厂商一直都采用自行设定后公布评测结果的做法。

在未确定的条件中，印刷线路板各层中的导线分布图占有率（残铜率）就是其中一个。导线分布图是半导体产品封装面向外散热的重要途经，因此残铜率直接关系到散热效果的好坏。不过，在半导体产品的实际使用环境中，残铜率可谓千差万别。因此很难将半导体产品指标中的热特性数值直接用于热设计。此外，评测环境也因半导体厂商而异，因此要注意对各公司半导体产品的热阻等进行横向比较和研究。

JEITA此次在指南中纳入了此类尚未明确的条件，列明了这些条件对热阻及热参数的影响。在考虑实际使用环境后，设定了残铜率、环境温度，功耗及风速等（表1）。其内容包括：半导体芯片结点与周围环境间的热阻（θJA）受印刷线路板残铜率或风速影响发生10％以上的变化，等等（图1）。

另外，指南还介绍说，伴随着配备半导体产品的印刷线路板以及机壳的尺寸不同，θJA也会发生大幅变化（图2）。但同时又指出JEDEC的评测所设定的形状及部件配置与实际的设备有很大不同，强调产品指标值只是参考值。

虽然此次只是提醒业界注意，但JEITA今后还打算不断扩充指南的内容，表示将在2011年春季前后准备发布能够对封装尺寸及使用环境所引起的温度变化进行简单计算的系统。（记者：大久保聪）