封装上下均设有散热路径，飞兆发布新构造功率MOSFET

美国飞兆半导体（Fairchild Semiconductor）开发出面向功率MOSFET的高散热封装技术“Dual Cool”，已经开始量产供货采用该技术的5款产品。产品用于DC-DC转换器的开关元件。通过将其设置成不仅封装底端，从上端也可散热的构造，使其比现有封装的散热性能提高了60％左右。这样即便是小型封装，也可通入较大的电流。从而获得缩小DC-DC转换器电路以及通过减少多相（Multiphase）电源的相数以减小电源电路的底板面积等效果。另外，还可减轻功率MOSFET等部件的散热路径在印刷底板上的密集程度。

开始量产供货的产品方面，封装的底面尺寸为3.3mm×3.3mm的产品在电压为10V的情况下，导通电阻为最大2.2mΩ的“FDMS2504SDC”；底面尺寸为6mm×5mm的产品有4种，电压10V的情况下，导通电阻分别为最大1.3mΩ的“FDMS2504SDC”、1.5mΩ的“FDMS2506SDC”、2.0mΩ的“FDMS2508SDC”以及2.9mΩ的“FDMS2510SDC”。购入1000个时的参考单价方面，FDMC7660DC为1.38美元、FDMS2504SDC为4.14美元、FDMS2506SDC为3.46美元、FDMS2508SDC为2.70美元以及FDMS2510SDC为2.08美元。这些产品均为面向DC-DC转换器的低端（Low Side）使用的开关元件，不过该公司也在开发面向高端产品使用的开关元件，预定到2010年底之前开始量产供货。此外，还计划扩充面向低端使用的产品群。其中包括导通电阻最大仅为0.99mΩ之小的6mm×5mm款产品等。预定这些产品也在2010年底前开始量产供货。

在封装上下露出电极，作为散热路径

Dual Cool技术可分别用于MOSFET芯片的漏极和源极的散热。漏极与此前一样，从MOSFET芯片的下方利用金属框架将热量导出至封装底端。为使导出的热量能够沿着印刷底板方向的散热路径导出，因此将漏极在封装底端上大范围的暴露出来。该方法到目前为止没有发生太大变化。另一方面，源极在MOSFET芯片的上方连接金属框架，在封装表面露出源极。源极露出后，向封装底端倾斜，接线柱设置在封装的底端。也就是说，虽然在封装的上端和底端电极都裸露在了表面，但接线柱还和原来一样设置在封装的底端。因此，与原有MOSFET封装在接线柱配置方面具有兼容性。

实际在印刷底板上进行封装时，在封装底端的印刷底板上设置散热路径，在封装上端安装散热片等散热部件。由于封装表面的金属面为源极，因此在安装金属材料较多的散热片时，需要在封装和散热片之间添加散热润滑剂，以便绝缘。

据飞兆半导体日本（Fairchild Semiconductor Japan）的介绍，根据这种散热方式，可允许的电流输入量能够提高60％左右。因此，例如两相的多相电源的情况下，原来共需要四个（每相的低端用和高端用各一个，两相就是其二倍，因此合计四个）5mm×6mm的功率MOSFET，而如果使用Dual Cool技术，在相数减至一相、合计使用两个功率MOSFET的基础上，还可使用3mm×3mm款的功率MOSFET。

在降低导通电阻方面也有效果，还计划明年春季投产100V耐压品

Dual Cool技术在降低导通电阻方面也有效果。这是因为从MOSFET芯片接到外部接线柱的布线电阻有所减小。此前是使用引线键合（Wire Bonding）从MOSFET芯片连接到接线柱的。此次将金属框架安装在MOSFET芯片上，不使用金属线。由该金属线引起的封装电阻此前（MLP封装）高达0.5～1mΩ。此次由该金属线引起的封装电阻得到很大程度降低，从而使产品整体的导通电阻降低了1mΩ左右。另外，对于导通电阻为2mΩ、封装面积为6mm×5mm、额定电流为49A的原产品，如果采用Dual Cool技术，虽然额定电流会减小至40A，但导通电阻大小不变，封装面积可减小至3mm×3mm。

此次发布的产品和今年年底前开始量产的产品耐压均为25～30V。飞兆半导体日本称，今后将扩充采用Dual Cool技术的产品群，例如，计划2011年第一季度（1～3月）投产耐压为100V左右的功率MOSFET。（记者：大久保 聪）

图1：照片中央左侧红色虚线圈内为此次发布的产品（点击放大）


图2：（点击放大）