Cadence、IBM推动SOI FinFET迈向14nm

EDA供应商Cadence Design Systems日前宣布，已运用IBM的14nm 绝缘层上覆矽 ( SOI ) FinFET制程开发一款基于ARM处理器的测试晶片。该晶片采用ARM Cortex-M0核心，这也是ARM, Cadence和IBM共同开发14nm及以下节点SoC之三方合作协议的一项成果。
该晶片是为了检查采用14nm 节点之晶片的参数和IP所设计。除了ARM 核心以外，这款测试晶片还包含了SRAM 和其他电路模组。Cadence 表示，这款晶片可为ARM 基于FinFET 的实体IP开发提供必要的特征资料。另外，该设计还可支援双重图案微影。
IBM 半导体研发中心副总裁Gary Patton 表示，这颗14nm测试晶片代表着我们在FinFET on SOI上已运用其内建的介电质隔离获得显著进展。这款测试晶片采用Cadence 的Encounter数位设计工具、 FinFET 标准单元库和Cadence 的Virtuoso 工具。