当前位置:首页 > 模拟 > 模拟
[导读]格罗方德半导体(GLOBALFOUNDRIES )宣布了该公司 20奈米制程的一项重大的进展,该公司利用电子设计自动化(EDA)领导厂商如 Cadence Design Systems、Magma Design Automation、 Mentor Graphics、与Synopsys)的流程,已

格罗方德半导体(GLOBALFOUNDRIES )宣布了该公司 20奈米制程的一项重大的进展,该公司利用电子设计自动化(EDA)领导厂商如 Cadence Design Systems、Magma Design Automation、 Mentor Graphics、与Synopsys)的流程,已成功产出测试晶片。格罗方德半导体表示已准备就绪让顾客评估该公司的20奈米设计。
上述这四家EDA厂商都展示了他们的配置与布线(place-and-route )工具与技术档案,能够支援 20奈米制程相关的进阶规则(advanced rules)。他们的流程包括了双重图形(double patterning)技术的元件库(library)预备步骤;这是一种复杂的平板印刷技术,对于20奈米以及更先进制程的设计业者形成了新的挑战。

这种 20奈米测试晶片需要双重图形,且经由各个EDA夥伴的实施而贡献出了一个大型的配置与布线设计。每项设计在制成晶片之前,都经过格罗方德半导体彻底的效力验证,并以20奈米认可验证台(sign-off verification decks)进行检查。因同EDA厂商进行早期且广泛的20奈米合作,所有的设计都迅速的结束,而已成功的进入晶片制作阶段。

格罗方德半导体除了展现对于20奈米配置与布线流程中所有关键步骤的全面支援,包括

双重曝影的元件库预备、配置(placement)、时脉树合成(clock tree synthesis)、保持固定(hold fixing)、布线、与布线后最佳化(post route optimization)之外,并与上述的各家EDA厂商合作而纳入技术与对应档案 (mapping files) 所需的设定与支援。

该流程也将展现对于撷取(extraction)、静态时序分析( static timing analysis)、与实体验证(physical verification)的晶圆厂支援。对于欲评估20奈米技术的顾客,格罗方德半导体将提供设计、元件库、与完整的厂商流程稿。



本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除( 邮箱:macysun@21ic.com )。
换一批
延伸阅读
关闭