IMEC验证热模型可用于商用3D堆叠芯片设计

其3D堆叠看来很接近未来的商用化芯片了。它在顶端以硅穿孔(TSV)和微凸块(micro-bumps)技术整合了IMEC专有逻辑CMOS IC与商用化DRAM。

该芯片整合了加热器(heater)，以测试热点对DRAM刷新时间的影响。同时，该芯片还包含了用于在3D堆叠中监控热机械应力、ESD风险、TSV的电气特性、微凸块、TSV故障模型等的测试结构。IMEC所展示的3D整合型逻辑上DRAM(DRAM-on-logic)显示，这个最小厚度为50μm的芯片必须在逻辑芯片上处理由局部功耗所产生的局部热点问题。

由于大幅减少了薄型芯片的外侧散热能力(lateral heat spreading capability)，因此，若芯片厚度减少，这些热点的温度会升高，局限性也会提升。

逻辑芯片上的热点会在存储芯片中引发局部温度升高。这可能导致DRAM数据保持时间减短。

然而，IMEC称其展示的3D堆叠已经证实，由于DRAM芯片同时可作为逻辑芯片的散热片，因此毋须为逻辑芯片进行热隔离。IMEC的研究人员表示，由于热点的热度已经减缓，因此DRAM元件的温度也不会上升太多。

经过多次实验，IMEC的研究人员已着手对3D EDA工具中的热模型进行校准。他们也已证实能用更有价值的方法来设计下一代3D堆叠芯片。

“这个测试芯片和我们的3D设计工具以及热模型，都是将3D技术导入行动应用之DRAM-on-logic元件的重要步骤，”IMEC总裁暨执行长Luc Van den hove说。他同时指出，“为了提升性能并迈向更高阶应用，IMEC还将成立一个冷却研究专案”。

包括Globalfoundries,英特尔,美光(Micron),松下,三星,台积电,富士通,Sony,Amkor和高通等合作伙伴，都致力于解决3D芯片的热问题。