ARM和EDA软件商Cadence统一其对处理器设计的支持

处理器IP授权商ARM控股有限公司和EDA软件厂商Cadence设计系统公司已经表示，他们已经在ARM的处理器优化包（POPs）与Cadence的数字设计软件Encounter的连接上达成合作关系。

这种组合产品更大的改善了基于Cortex A系列处理器核和Cadence设计系统公司的设计工具的片上系统设计的性能、功耗平衡问题。但是当与其它EDA供应商，如Synopsys公司，联系在一起时，却也未对其在POPs获得的高设计质量进行任何评论。

处理器架构与核心设计的授权处于逻辑层次的ARM公司，也提供可以用于构造特定的CMOS制造工艺的处理器的晶体管详细的实体IP。然而，这样的设计细节可能会耗费大量时间，所以最近ARM已经开始提供处理器优化包（POPs）：提供的详细设计，并允许开发人员为远离参考和进行相关改变而做出的选项。由于大部分工作已经完成，因此这也提高了设计速度以及上市时间。

然而，在SoC方面，必须考虑到的一点：处理器的片上系统的设计及其优化。

Cadence和ARM 已经想出一个初始的方法：在台湾半导体制造有限公司（TSMC）的铸造间用40LP 40nm的制造工艺技术来实现Cortex-A9处理器的（包括低阈值电压）。

这次的合作正在到扩大到TSMC的28HPM过程以及包括Cortex-A9和Cortex-A15的单，双核和四核处理器。

ARM负责市场营销实体IP部门的副总裁John Heinlein说，Cadence和ARM之间的合作使其呈现出一种“更高性能和更低功耗”发展势态。