Cadence世界上首款28nm工艺DDR4内存控制器试验成功

Cadence Design Systems周一宣布，该公司自有知识产权的DDR4内存物理层及内存控制器电路已经在TSMC 28nm(28nm HPM及28nm HP)工艺下试验成功，这将是世界上第一款28nm工艺的DDR4内存控制器。

Cadence公司产品部门、SOC实现小组领导人Marc Greenberg宣称，我们很高兴成为第一家可提供DDR4内存控制器及物理层IP授权的公司，这一成功可以帮助我们的客户在进入下一代SOC产品时提高性能，减少功耗并降低风险。

Cadence基于DDR4标准在28nm工艺上已经尝试了多种版本的DDR物理层及控制器。官方组织JEDEC将在今年正式公布DDR4标准，与DDR3规范相比，DDR4标准预计会有超过50%的频率提升，双倍的内存容量提高以及更低的功耗，传输每bit数据时功耗减少多达40%。

Cadence的物理层家族其中包括高速DDR4物理层，预计传输速率可达DDR4-2400，可以满足下一代计算、网络、云计算以及家庭娱乐设备的需求，并与现有的DDR3及DDR3L标准保持互通性。在TSMC 28nm HPM工艺下，数字移动物理层不仅功耗更低，而且速度明显优于现有的DDR-1600、DDR-1866以及LPDDR2规范的最高速度。

总之，Cadence公司的SOC化产品在下一代移动产品设计中可以带来更快的速度，更低的功耗。