Xilinx 20nm产品细节揭秘 抢占20nm FPGA制高点

前不久，赛灵思（Xilinx）发表其20 nm产品路线图，在之前的28nm产品上，Xilinx声称他们领先竞争对手一代，落实了All Programmable器件战略(FPGA、SoC和3D IC)，推出了Vivado设计环境和开发套件，结合其丰富的IP资源，为市场提供了高性能、低功耗和有利于减少系统/BOM成本的产品。赛灵思公司全球高级副总裁，亚太区执行总裁汤立人表示，Xilinx在20nm产品的表现上还将保持领先一代的优势,下一代FPGA及第二代SoC和3D IC将与Vivado设计套件“协同优化”。

据汤立人介绍， 在28 nm 产品阶段， Xilinx 在2011 年第一季度首家发售了该工艺的FPGA ，其存储、XCVR 、DSP 性能和集成技术领先了一代( 较上一代提升1 . 2 倍~ 2 倍) ， 功耗比竞争对手降低25 % ~50 % ; 2011 年第四季度， Xilinx 首家发售了AllProgrammable SoC(ZYNQ),比竞争对手早了一年，同时，Xilinx首家发售了其All Programmable3D IC，到2012年第二季度，该器件无论在原型设计还是有线通信方面均已大批量产，而竞争对手的类似芯片当时还处在芯片测试阶段。

Xilinx在28nm制程上另一个重要的变革是在2012年第二季度推出了针对未来十年All Programmable器件的开发平台Vivado ， 目前30 % 的28 nm FPGA 和100% 的3D IC 在使用该平台进行开发。“与之前的设计环境相比，Vivado将集成阶段的设计、集成和验证的时间周期从月减少到周，将实现阶段的规划、修改和完成的时间周期同样由月降低到周，”汤立人说，“通过Vivado的优化，QoR提升了20%。”

那么， 究竟在20 nm 制程上，Xilinx的产品有哪些演进使其保持领先竞争对手一代的优势?首先，下一代的8系列All ProgrammableFPGA的性能提高了2倍，功耗降低50%，集成度提高了1.5倍~2倍。新一代FPGA 架构的提升可将资源利用率提高到90%以上，而针对布线能力进行精心优化的算法则可将设计收敛加快4倍。新一代FPGA针对系统优化的高速收发器具有第二代自适应均衡、低抖动特性，而且功耗最低，此外，FPGA中的存储带宽提高了两倍，并且大幅提升了数字信号处理和内置存储器的性能。这些器件可用于Nx 10G/40G有线网络、LTEA无线网络的无线L1基带协处理，以及下一代系统加速与连接功能等应用。同时，在20nm制程上，Xilinx目前正在开发其第二代SoC和3D IC技术，以及下一代的FPGA技术。

第二代All Programmable 3DIC将提供同构和异构两种配置，新的3D IC采用二级3D互联，提供业界标准接口， 芯片间带宽提高了5倍。其逻辑容量扩大1.5倍~2倍，收发器带宽提高4倍，3D IC内广泛集成的内存与Interlaken连接功能、流量管理和数据包处理IP完美的结合在一起。新一代器件采用协同优化设计工具，并通过增强型高度可扩展的算法、芯片内与芯片间路由功能以及自动设计收敛将集成度提高了两倍。第二代3D IC适用于Nx100G/400G智能网络、机架顶部数据中心交换器和集成度最高的ASIC原型设计等应用。

在第二代All ProgrammableSoC方面，采用了异构处理内核和FPGA混合架构，增加了处理系统和FPGA架构间的带宽，以加速关键处理功能。新SoC 提供了新一代I /O、收发器和DDR内存接口功能，并提供了新一代模块级功耗优化，以及先进的SoC级电源管理功能，并在ARM TechCon 2012大会上宣布的重大提升的基础上进一步增强了安全性。新的SoC 可用于汽车、工业、科学、医疗等应用的异构无线网络射频、基带加速与回程、数据中心安全设备和嵌入式视觉等高增长应用。

汤立人表示，Vivado设计套件将针对20nm产品系列进一步协同优化， 设计人员可以将LUT 利用率提升20%，性能提升3个速度等级，功耗降低35%。此外，通过更快的分层规划、分析布局布线引擎以及快速增量式工程变更通知单(ECO)支持，使整个设计生产力提升4倍。在配合C设计流程使用时，验证运行时间缩短至原来的1/100以下，而且利用Vivado 的IP集成器和封装器实现IP重用可将集成速度加快4倍~5倍。

据悉，Xilinx正同战略客户在20nm FPGA方面开展积极协作，并让客户有限度地参与产品定义与技术相关文件的环节。