Altera宣布Stratix 10的创新
扫描二维码
随时随地手机看文章
性能提高2倍，逻辑单元达5.5 M，异构3D系统级封装集成，以及最全面的安全功能
新闻亮点：
· Stratix 10 FPGA和SoC中的HyperFlex体系结构创新采用了Intel 14 nm三栅极技术开发，性能提高了2倍，在功效上也实现了突破。
· 异构3D SiP集成 (系统级封装) 的新时代，支持实现可扩展、非常灵活的下一代基于收发器的解决方案，产品能够更迅速面市。
· 创新的安全器件管理器支持实现业界最全面的高性能FPGA安全功能。
21ic讯 Altera公司今天发布其Stratix® 10 FPGA和SoC体系结构和产品细节，这一下一代高端可编程逻辑器件在性能、集成度、密度和安全特性方面实现全面突破，势必将云时代的网络通信技术推向又一个巅峰。
Stratix 10 FPGA和SoC采用了Altera革命性的HyperFlex™ FPGA架构，由Intel® 14 nm三栅极工艺技术制造，内核性能是前一代FPGA的2倍。业界性能最好、密度最高、具有先进的嵌入式处理功能的FPGA与GPU级别浮点计算性能和异构3D SiP集成特性相结合，支持Altera客户解决下一代通信、数据中心、雷达系统、物联网基础设施和高性能计算系统中所遇到的设计挑战。
Altera市场资深副总裁Danny Biran评论说：“我们的Stratix 10 FPGA和SoC所具有的功能在业界是无与伦比的。Stratix 10 FPGA和SoC支持客户采用FPGA以前无法想象的创新方式来设计其系统。”
HyperFlex体系结构的“寄存器无处不在”方法
Stratix 10 FPGA和SoC是第一款采用公司的HyperFlex新体系结构的Altera器件，这是FPGA业界十多年来最显著的架构体系结构创新。HyperFlex体系结构结合Intel 14 nm三栅极工艺的全工艺节点优势，内核逻辑频率比竞争对手下一代高端FPGA高2倍。
HyperFlex体系结构在所有内核互联布线段上引入了寄存器，使得Stratix 10 FPGA和SoC能够受益于成熟可靠的性能增强设计方法，例如寄存器重新定时、流水线和其他设计优化方法。这些设计方法在传统的FPGA体系结构中是不可能实现的。HyperFlex体系结构帮助设计人员避免了关键通路和布线延时，其设计能够迅速达到时序收敛。内核逻辑性能提高2倍后，不需要很宽的数据通路，也不需要由于时钟偏移导致的特殊设计结构，极大的提高了器件利用率，降低了功耗。HyperFlex体系结构支持高性能设计降低逻辑面积要求，功耗从而降低了70%。请访问www.altera.com.cn/hyperflex，了解更详细的信息。
异构3D系统级封装集成的新时代
Stratix 10 FPGA和SoC系列的所有型号都采用了异构3D SiP集成技术高效经济的集成高密度单片FPGA内核架构(高达5.5M逻辑单元)以及其他先进的组件，从而提高了Stratix 10 FPGA和SoC的可扩展性和灵活性。单片内核架构避免了使用多个FPGA管芯来提高密度的竞争同构器件的连接问题。Altera的异构SiP集成技术是通过使用Intel的专用嵌入式多管芯互联桥接(EMIB，Embedded Multi-die Interconnect Bridge)技术实现的，与基于中介层的方法相比，进一步提高了性能，降低了复杂度和成本，增强了信号完整性。
初次发布的Stratix 10器件将使用EMIB来集成高速串行收发器和协议块以及单片内核逻辑。通过异构3D SiP方法实现高速协议和收发器，Altera将能够快速交付Stratix 10器件型号，满足不断发展的市场需求。例如，使用异构3D SiP集成技术为Stratix 10器件提供了途径来实现更高的收发器速率(56 Gbps)、新出现的调制格式(PAM-4)、通信标准(PCIe Gen4、多端口以太网)，以及模拟和宽带存储器等其他功能。
所有密度范围的Stratix 10系列型号将会集成64位ARM®四核Cortex®-A53硬核处理器系统(HPS)，具有丰富的外设特性，包括系统存储器管理单元、外部存储器控制器，以及高速通信接口等。随着Stratix 10 SoC的推出，Altera是唯一提供高端SoC FPGA的供应商，进一步增强了其业界领先地位。这一通用计算平台具有优异的适应能力、性能、功效、系统集成和设计效能，适用于多种高性能应用。设计人员可以在高性能系统中使用Stratix 10 SoC实现硬件可视化，增加管理和监视功能，例如，加速预处理、远程更新和调试、配置，以及系统性能监视等。
全面的安全功能增强了对设计的保护
在高性能FPGA中，Stratix 10 FPGA和SoC将会具有业界最全面的安全功能。其核心是创新的安全设计管理器(SDM，Secure Design Manager)，支持基于扇区的认证和加密、多因素认证和物理不可克隆功能(PUF，physically unclonable function)技术。Altera与Athena集团以及IntrinsicID合作，为Stratix 10 FPGA和SoC提供了世界级加密加速和PUF IP。Stratix 10 FPGA和SoC的多层安全和分区IP保护特性非常优异，这一级别的安全特性使得该器件成为军事、云安全和物联网基础设施应用的理想解决方案。
适用于Stratix 10 FPGA和SoC的Enpirion PowerSoC
Stratix 10 FPGA和SoC由Altera的系列Enpirion PowerSoC电源解决方案提供供电。Enpirion PowerSoC经过优化满足了严格的性能和功率要求，在最小的引脚布局中提高了效率。
业界数百万LE设计能够以最短时间达到时序收敛
Altera的Quartus® II中的Spectra-Q新引擎经过设计发挥了HyperFlex体系结构的性能、功率和面积优势，同时还提高了Stratix 10 FPGA和SoC设计人员的效能，产品能够更迅速面市。Quartus II软件的新功能将编译时间缩短了8倍，提供通用、快速跟踪设计输入和置入式IP集成特性，支持OpenCL和其他高级设计流程，延续了Altera软件的领先优势。
Stratix 10 FPGA和SoC技术规范：
· 单片管芯上有5百50万个逻辑单元
· 异构3D SiP集成技术结合了具有高速收发器的FPGA架构
· 144个收发器的串行带宽是前一代的4倍
· 工作在1.5 GHz的64位四核ARM Cortex-A53硬核处理器子系统
· 硬核浮点DSP支持单精度工作高达10 TFLOPS运算性能
· 安全器件管理器：全面的高性能FPGA安全功能
· 业界领先的单事件干扰(SEU)探测和消除功能
· 从Arria® 10 FPGA和SoC的引脚布局兼容移植途径
· Altera Enpirion电源解决方案提高了功效，节省了电路板面积
· Intel 14 nm三栅极工艺技术
供货信息
客户现在可以使用快速前向编译性能评估工具开始其Stratix 10设计。将于2015年秋天提供Stratix 10 FPGA和SoC工程样片。嵌入式软件开发人员可以采用Mentor Graphics提供的SoC虚拟平台来加速Stratix 10 SoC嵌入式软件的开发。
下载文档
