Synopsys与华虹NEC共同推出参考设计流程

  Synopsys公司 与中国上海华虹NEC电子有限公司今天正式宣布，双方针对华虹NEC 0.25微米芯片生产线，为共同的用户一起开发并推出了新一代的参考设计流程，这一经验证的流程基于Synopsys Galaxy设计平台和华虹NEC 的I/O和0.25微米标准单元库。设计者可以从华虹NEC得到设计流程，而且马上就能够开始使用Synopsys基于顶级设计工具并经过验证的方法，从而帮助他们解决复杂片上系统（SoC）设计中时序收敛方面的挑战，缩短设计周期，更快地达到量产。

    随着中国IC产业的快速发展，IC设计厂商需要它们的Foundry厂商能够达到高产能并拥有设计流程的灵活性。为满足这些需求，华虹NEC决定与Synopsys提供专业化服务的业务部门携手，开发新的参考设计流程，使双方共同的客户能够从中获益。
 
    这个已完成的RTL到GDSII的流程按照SoC设计的典型步骤，提供了分为三个阶段的系统性方法。在第一阶段——设计综合阶段，使用Design Compiler 和DFT Compiler生成设计的门级网表；在第二阶段——设计实现阶段，使用Astro 和Physical Compiler进行布局和布线；在第三阶段——设计优化和认可阶段，在Star-RCXT的支持下，使用PrimeTime 进行了考虑精确寄生效应的时序分析，并使用设计优化和芯片修整工具Astro实现时序收敛。最后，在华虹NEC进行生产之前，使用物理验证工具Hercules对整个设计的GDSII文件进行验证和认可。

    Galaxy设计平台是开放的、集成化的设计实现平台，拥有诸多顶级水平的工具和知识产权，能够完成先进的半导体设计。通过与Synopsys业界领先的半导体实现工具和开放的Milkyway数据库相衔接，Galaxy设计平台将一致的时序、信号完整性分析 (SI) 、公共的库、延迟计算、设计约束、 可测性和物理验证等从RTL直到流片过程的诸多部分结为一体。

    用户目前可以从华虹NEC的客户负责人员那里获得这一参考流程。该参考流程提供从RTL 到GDSII的完整解决方案，包括Synopsys的Design Compiler、DFT Compiler、Astro、Physical Compiler、PrimeTime、Star-RCXT和Hercules.