Xilinx 推出VIRTEX-5 LXT FPGA

    赛灵思公司（Xilinx）今天宣布推出Virtex™-5 LXT现场可编程门阵列（FPGA）器件的第一批产品。在赛灵思公司新推介的Virtex-5系列中针对领域进行优化的四个平台中，LXT系列是第二个。同时，LXT平台系列还是第一个提供硬代码PCI Express® 端点和三重模式以太网媒体访问控制器（MAC）模块的FPGA。Virtex-5 LXT 平台还集成了业界功耗最低的65纳米 (nm)收发器，交换带宽在3.2 Gbps时的典型功耗为低于100mW每通道。

    自今年6月以来，赛灵思公司就通过其早期使用计划与几家客户密切合作。“安捷伦的高端仪器主要针对新兴市场，需要基于FPGA的具有高带宽连接以及在上市时间方面具有优势的SoC平台。”作为赛灵思公司早期使用客户之一的安捷伦公司研发部经理M. Heinen先生说，“赛灵思Virtex-5 LXT 平台为我们提供了所需要的系统性能，以及由3.2 Gbps收发器带来的低功耗高速接口。多个平台间的引脚兼容性还使我们能够通过设计扩展来满足未来需求。”

    Virtex-5 LXT平台提供了业界第一个内建PCI Express端点模块和三重模式以太网媒体访问控制器（MAC）模块的FPGA，为设计人员提供了无需定制的解决方案，可帮助他们节约时间、降低功耗并节省宝贵的FPGA构造资源。基于65纳米 (nm)Virtex-5平台和领先的ExpressFabric™新技术、成熟的ASMBL™ 架构以及低功耗三栅极氧化层技术，与前一代90nm FPGA相比，Virtex-5 LXT平台的整体性能平均提高30%，容量提高65%，动态功耗降低35%。与软IP内核实现方式相比，硬PCI Express内核可帮助用户节约多达10000个LUT和两瓦特的功耗。

Virtex-5 LXT系列的主要特点和创新包括：

•    业界功耗最低的收发器：多达24个RocketIO™收发器，工作在100 Mbps至3.2 Gbps之间，每对收发器/接收器的典型功耗小于100mW。
•    内建PCI Express模块：完全兼容的端点模块，与RocketIO GTP收发器配合，提供 x1, x2, x4 和 x8 PCI Express接口。
•    内建三重模式以太网媒体访问控制器（MAC）模块：四个独立10/100/1000 Mbps模块，与RocketIO收发器无缝配合。
•    业界最好的信号完整性：8个可编程的发送预校正水平和4个可编程的接收均衡水平可适应最苛刻的信道。带有Chipscope™ Pro软件工具集的高级诊断功能为工程师提供了最佳的信号完整性解决方案。
•    最广泛的协议支持：Virtex-5 RocketIO收发器支持大量业界标准，包括PCI Express、Gigabit Ethernet、XAUI、SONET/SDH、CPRI 和 OBSAI、串行RapidIO, HD-SDI 和 光纤通道。
•    成品（Off-the-shelf）设计解决方案：全面的基于协议的解决方案，包括软件、IP内核、参考设计、开发套件、特性报告、协议兼容认证、协作和设计支持。

    针对Virtex-5 LXT平台的设计软件支持从本月开始提供。Virtex-5 LXT工程样品现在就通过赛灵思早期使用计划（Xilinx Early Access Program）提供，有LX30T、LX50T和 LX110T 三种密度器件，LX85T和LX330T两种密度的器件将在未来六个月推出。

    预计于2008年量产时，千片批量时LX30T单价为109美元，LX50T为189美元，LX110T为529美元。这些价位与90nm FPGA器件相比节省50%以上的成本。为获得更大幅度的成本节约，可选择Virtex-5 EasyPath™ 计划，此计划将于批量生产时提供30%至80%不等的成本降低。赛灵思公司将推出完全的、立即可用的协议解决方案套件，其中最先推出 的PCIe™解决方案将从2006年11月推出。