半导体迁移率下降，不只是温度问题

沟道做得越来越短，迁移率却不一定更高。半导体器件里，温度只是一个表面变量，真正把输运压下去的，常常是晶格散射和界面散射一起在起作用。

晶格散射来自声子。温度升高时，晶格振动增强，载流子被更频繁地偏转，低场迁移率自然下降。但这只解释了温度项，没解释为什么同样温度下不同工艺的器件差很多。掺杂浓度、晶向和应变状态都会改变声子与载流子的碰撞概率，温度并不是唯一控制量。

表面粗糙散射则更多发生在反型层。垂直电场越强，载流子越贴近界面，电荷中心就在几个原子层厚的区域里来回撞，沟道一边被导通，一边被界面起伏拉散。高k栅介质、薄氧化层和高栅压虽然能抬高驱动电流，但也会把载流子压得更贴近界面，迁移率反而被吃掉。

这就是为什么迁移率不能只看室温片上数据。若只在低栅压区域测，看见的可能更多是晶格散射；若把栅压推高，界面粗糙和垂直场的影响会迅速冒头。半导体设计里常把低场和高场迁移率分开提取，就是为了把温度、掺杂和界面问题拆开。

栅压和驱动电流之间也有取舍。把栅压继续抬高，短沟道器件的跨导可以变大，但垂直场同步上升，散射加剧，漏电和可靠性压力也跟着涨。把器件做得更“硬”并不总是更快，很多时候只是把问题从直流增益挪到高场输运。

迁移率提取还要剔除系列电阻。源漏接触、电极扩展和互连金属都会把片上电压损耗算进来，若不做分裂C-V或霍尔测量，测试结果会把接触问题误算成沟道问题。半导体工艺调参时，这个误差最容易把优化方向带偏。

如果把温度、栅压和接触电阻混成一个数，迁移率曲线看上去会更平，但没有解释力。真正可靠的做法，是分别看低场声子散射和高场界面散射，再决定是改沟道、改氧化层，还是改接触。

应变工程也会改变迁移率判断。拉伸或压缩应变能改变能带结构和有效质量，让电子或空穴更容易输运；但应变如果分布不均，局部沟道会出现阈值和迁移率离散。应变提升不能只看单个晶体管的峰值电流，还要看阵列一致性和热循环后的应力保持。

杂质散射在高掺杂区同样不可忽略。为了降低源漏电阻而提高掺杂，会让载流子遇到更多离化杂质，低温下尤其明显。若把接触电阻降下来了，却把沟道附近散射抬高，器件总电流未必增加。源漏工程必须和沟道迁移率一起优化。

动态工作时还要考虑自热。沟道温度随功耗上升，晶格散射增强，迁移率下降又会改变电流分布，形成局部反馈。脉冲测试和直流测试若给出不同迁移率，不一定是测试错，而可能是热时间常数在起作用。

沟道长度缩短后，速度饱和也会掩盖迁移率差异。低场迁移率提高并不一定换成同等比例的驱动电流，因为载流子在高横向电场下会接近饱和速度。若只用线性区参数预测饱和区电流，短沟道器件的性能会被高估。

迁移率建模还要区分电子和空穴。不同晶向、应变和界面处理对两类载流子的收益不一样，同一套工艺可能提升NMOS却拖累PMOS。互补器件要看整体延迟和噪声裕量，而不是单独追求某一类器件的峰值迁移率。

因此，迁移率下降并不只是温度问题。把晶格散射和表面粗糙散射分开看，才知道瓶颈到底在材料还是在界面。