MIPI DSI 接口显示模组 PCB 设计：100 Ω 差分阻抗控制与过孔优化

MIPI DSI 在手机、平板、车载显示模组里已是标配——4 lane 跑 1.5–2.5 Gbps/lane 很常见，1080p@60Hz 约 1.2 Gbps，4K@60Hz 能干到 3.5 Gbps。100 Ω 差分阻抗控制稍偏一点，眼图闭合、EMI 超标、显示闪烁就跟着来。下面这套在 6–8 层显示驱动板（连接 SoC 到显示面板 FPC）上验证过，覆盖从叠层到过孔的完整闭环。

一、叠层与线宽：100 Ω 不是算出来，是压出来的

MIPI 差分对推荐走带状线（Stripeline），上下都有 GND 参考，串扰最小。四层板典型叠层：

• L1：信号 + 元件（MIPI 走表层微带，但尽量短）

• L2：GND 整面（MIPI 主要参考层）

• L3：电源 / 其他信号

• L4：GND / 信号

MIPI 差分对优先走 L2–L3 之间的带状线（L3 信号层，L2/L4 为 GND）。线宽/线距按板材和 PP 厚度反推：0.1 mm 介质厚时，线宽 0.08–0.1 mm、间距 0.1–0.12 mm 常见。建议直接用 Polar SI9000 或 HyperLynx 的 2D 场求解器算，别抄参考设计的数值——不同板材 DK 差 0.3，阻抗就差 5 Ω。

# Altium 约束规则（MIPI 差分对）

Rule: MIPI_DSI

 DiffPair Width = 3.5 mil (0.089 mm)

 DiffPair Gap = 4.5 mil (0.114 mm)

 Impedance Target = 100 Ω

 Layers = Top / Inner1 (带状线)

 Matched Lengths Within Pair = 5 mil

 Group (4 data + 1 clk) Tolerance = 50 mil, Target = CLK

⚠ 表层微带线虽然方便，但 EMI 比带状线差 6–10 dB，且容易受上方元件干扰。MIPI 走线超过 30 mm 时必须走内层。

二、过孔优化：MIPI 的“咽喉”

MIPI 差分对换层时，过孔会引入不连续——寄生电容 + 电感导致阻抗凹陷，眼图恶化。三个硬规矩：

1. 过孔尺寸：信号 via 孔径 0.2–0.25 mm（8–10 mil），焊盘 0.4–0.5 mm（16–20 mil），反焊盘（Anti-pad）扩大到 0.7–0.8 mm，减小寄生电容。差分对的 P/N via 间距与走线间距一致（0.1–0.12 mm），别拉宽。

2. GND via 伴行：每对差分信号 via 旁边 0.5 mm 内打至少 2 个 GND via，连接到相邻 GND 层，提供回流路径。如果换层跨度大（如 L1→L3），在换层点上下各打 2 个 GND via。

3. 过孔残桩：MIPI 走线换层后，多余的 via stub（未连接的层段）会成为谐振器。背钻（Back-drill） 或设计时让 via 止于参考层，残桩长度 < 0.3 mm。

# 用 Python 检查过孔残桩（假设已有 via 坐标和层叠）

def check_stub(via_layer, top_layer, bottom_layer):

   stub_len = abs(via_layer - bottom_layer) if via_layer > top_layer else abs(top_layer - via_layer)

   return stub_len < 0.3  # mm

三、布局布线：等长、屏蔽、跨分割

• 等长：MIPI 的 CLK± 是基准，所有 Data lane 相对 CLK 的 skew ≤ 50 mil（1.27 mm）。对内 P/N skew ≤ 5 mil。蛇形绕线用 45°/圆弧，振幅 ≥ 3×线宽，gap ≥ 2×线宽。

• 屏蔽：MIPI 差分对两侧 50 mil 内各跟一条 GND 线（包地），每 5 mm 打 GND via。与其他信号（I2C、GPIO、电源）间距 ≥ 3×线宽。

• 跨分割：MIPI 走线下方 GND 层不能开槽。如果电源层有分割，MIPI 走线必须避开分割缝 ≥ 10 mil，否则参考层不连续导致阻抗跳变。

四、验证：TDR 和眼图

投板前用阻抗测试 coupon（同层同结构）测 TDR，100 Ω ± 10% 算及格，±5% 优秀。板子回来后用示波器（≥ 4 GHz 带宽）测 MIPI 眼图：

• 眼高 ≥ 200 mV（1.2 V 摆幅下）

• 眼宽 ≥ 0.5 UI

• 抖动（RJ+DJ）≤ 0.2 UI

如果眼图闭合，优先检查过孔数量和残桩，其次是参考层连续性。

MIPI DSI 的 100 Ω 阻抗控制，本质是叠层定基调、线宽线距按板材算、过孔加 GND 伴行+背钻去残桩、等长和屏蔽不偷懒。这套走完，1.5 Gbps 的眼图开到 0.6 UI 以上基本稳，显示模组的“闪屏”“花屏”返修率能压到千分之一以下。