光模块 PCB 设计：25Gbps SerDes 通道损耗优化与过孔仿真验证

25Gbps SerDes（如 SFP28、QSFP28 光模块）的 NRZ 信号 UI 仅 40 ps，PCB 上每 1 dB 插损都会让眼图闭合 10% 以上。光模块的 PCB 通常只有 30×50 mm，却要容纳激光驱动器、TIA、CDR 和多路高速信号，损耗优化和过孔仿真是量产前必须过的关。下面以 QSFP28 光模块（4×25Gbps）为例，讲清楚损耗从哪里来、怎么优化、怎么用仿真验证。

一、损耗来源：导体、介质和过孔残桩

25Gbps 的奈奎斯特频率是 12.5 GHz，在这个频点上，PCB 损耗三分天下：

• 导体损耗：铜箔的趋肤深度约 0.6 µm，标准 1 oz 铜（35 µm）的粗糙度（Ra≈1.5–2 µm）会使导体损耗增加 30%–50%。换用 HVLP（超低轮廓）铜箔（Ra<0.8 µm）可降低约 0.2 dB/inch。

• 介质损耗：FR-4 的 Df≈0.02 @12.5 GHz，每英寸损耗约 0.8 dB；换用 Megtron 6（Df≈0.006）或 Rogers 4350B（Df≈0.004），每英寸降到 0.2–0.3 dB。

• 过孔残桩：25Gbps 通道中，一个未背钻的过孔残桩（如从 L1 打到 L4，残桩长 1.2 mm）在 12.5 GHz 附近会产生谐振，插损额外增加 0.5–1 dB。

二、优化措施：材料、走线和背钻

1. 板材选择

光模块 PCB 推荐局部混压：高速层（L1–L3）用 Rogers 4350B 或 Megtron 6，低速/电源层用 FR-4。混压过渡区的高速走线必须正交过缝，缝两侧加 GND via fence。

2. 走线设计

• 差分阻抗 100 Ω ± 5%，微带线线宽 5 mil、间距 8 mil（参考 L2 层）。

• 走线长度尽量短，从驱动芯片到连接器控制在 20 mm 以内。

• 拐角用圆弧或 45° 斜角，蛇形补偿节距 ≥ 3W。

• 同一通道的 TX 和 RX 走线间距 ≥ 5 mm，避免串扰。

3. 过孔背钻

所有 25Gbps 信号过孔必须背钻，残桩长度控制在 0.2 mm 以内。背钻的钻头直径比过孔大 0.15 mm，深度公差 ±0.05 mm。在 PCB 加工文件中明确标注背钻层和深度。

三、过孔仿真验证：HFSS 3D 建模

过孔是通道中最难优化的部分。用 ANSYS HFSS 或 CST 建立过孔 3D 模型（包含焊盘、反焊盘、残桩、相邻 GND via），提取 S 参数。

# 用 skrf 读取过孔 S2P 文件并评估

import skrf as rf

via = rf.Network('via_backdrilled.s2p')  # 背钻后

via_raw = rf.Network('via_not_backdrilled.s2p')  # 未背钻

f12 = 12.5e9

idx = via.frequency.index(f12)

print(f"背钻后 S21@{12.5G}: {20*np.log10(abs(via.s[idx,1,0])):.2f} dB")

print(f"未背钻 S21@{12.5G}: {20*np.log10(abs(via_raw.s[idx,1,0])):.2f} dB")

判据：单个过孔的 S21@12.5 GHz > -0.3 dB，S11 < -15 dB。如果 S21 低于 -0.5 dB，需要优化反焊盘直径（增大 2–4 mil）或增加 GND via 数量。

四、全通道仿真与 TDR 验证

将驱动芯片封装模型、PCB 走线、过孔、连接器模型级联，跑通道仿真。要求：

• 插损 IL@12.5 GHz < -3 dB（含 2 个连接器 + 20 mm PCB）

• 回损 RL@12.5 GHz < -10 dB

• 眼图：眼高 > 200 mV，眼宽 > 0.5 UI

板子回来后用 TDR 测阻抗连续性，重点关注过孔处的阻抗凹陷。如果 TDR 显示过孔处阻抗低于 85 Ω，说明反焊盘太小或残桩未背净。

五、三个高频翻车点

• 背钻深度超差：残桩残留 0.5 mm 以上，12.5 GHz 处插损多 0.4 dB。要求 PCB 厂提供背钻深度 X-ray 抽检报告。

• GND via 间距过大：过孔旁的 GND via 间距超过 1 mm，回流路径电感增大。GND via 应紧贴信号 via，间距 < 0.5 mm。

• 连接器焊盘阻抗不连续：连接器（如 SFP28 cage）的焊盘宽度与 PCB 走线不匹配，导致阻抗突变。在焊盘下方挖空 L2 参考层，或加渐变过渡线。

25Gbps 光模块 PCB 的真谛：用低损耗板材 + HVLP 铜箔 + 背钻过孔 + 3D 仿真验证。走线控 100 Ω 差分、过孔残桩 < 0.2 mm、单孔 S21>-0.3 dB。这套方法在 QSFP28 模块上验证后，4 通道眼图全部达标，量产良率从 85% 提升到 96%。