半导体刻蚀为何越深越慢？边缘为何先缺口？

图形开口相同，刻蚀到深处后的速率与轮廓仍可能分叉。半导体等离子刻蚀要分别处理深宽比造成的物种输运衰减，以及绝缘表面充电改变离子轨迹的问题，二者不能用同一次偏置调整概括。

深宽比相关刻蚀首先受到底部通量限制。反应性中性粒子进入窄槽后会在侧壁碰撞、吸附或被聚合层消耗，到达底部的比例随深度增加而下降；带方向性的离子虽然受鞘层加速，但在掩模口和侧壁附近仍会发生角度散射。结果是化学反应物与去除钝化层所需的离子通量同时减少，底部刻蚀速率越来越慢，而开阔区仍维持较高速度。

单纯提高源功率未必能恢复槽底。中性粒子密度上升可能改善供给，却也会增加侧壁反应和微负载差异；提高偏置能量有助于底部去膜，但会放大掩模损耗、晶格损伤与侧壁离子轰击。若聚合物配比过高，深处因净化困难而逐步封口；配比过低，又会失去侧壁保护。有效窗口取决于孔槽尺寸、材料体系和目标选择比，不能由平面速率直接给出。

图形密度还会让相同深宽比出现不同结果。密集区域共享有限反应物，副产物排出路径也更拥挤，局部速率可能低于孤立孔；晶圆边缘的气流与温度不同，又会叠加径向非均匀。验证时应把深度、局部开口率和位置作为三个自变量，用截面轮廓或终点后的残膜分布拟合，而不是只记录平均刻蚀时间。否则配方补偿了中心密集区，却可能把边缘孤立结构过刻。不同芯片密度还应分开抽样，避免整片平均值抵消局部负载差。

改善深槽一致性常采用分段配方：早期保持足够侧壁保护，深度增加后逐步调整反应物、压力或偏置，使到达底部的有效通量得到补偿。分段过于激进会在切换处形成侧壁台阶，脉冲循环的沉积与刻蚀比也要考虑腔体响应迟滞。验收应比较不同深度处的侧壁角、底部圆角和掩模剩余量，只有速率和形貌同时达标，补偿才算有效。

介质充电引起的缺口则是另一种失效。电子与正离子到达绝缘掩模或沟槽侧壁的迁移能力不同，局部电荷无法像导体那样迅速泄放，于是形成横向电场。靠近刻蚀终点时，离子原本近似垂直的轨迹会被偏转，集中轰击底部侧角，产生notching或局部侧蚀。该缺陷常在下层导体暴露后突然加重，因此与普通的反应物不足不同。

提高偏置虽然能让离子方向性更强，却可能同时提高充电电位和侧角能量，缺口不一定缩小。降低压力可减少碰撞，但无法消除绝缘表面的电荷积累。更直接的方法包括脉冲等离子体、周期性低能电子中和或降低终点阶段的偏置，使电荷有时间释放；这些方案会牺牲吞吐或底部清除能力，需要根据可允许残膜设置终点窗口。

诊断充电效应应使用导电与绝缘结构的对照片，并观察缺陷是否随终点过刻时间非线性增长。若只要深度增加就均匀变慢，更像输运受限；若侧角在暴露界面后快速扩大，且图形方向或接地条件会改变缺口，则充电证据更强。测试结构还要保留与产品一致的掩模堆栈，因为表面电阻和电容决定放电时间常数。

所以，深槽变慢要从物种到达率找原因，终点缺口要从电荷与局部场找原因。两条链分别量测、分段控制，半导体刻蚀才能在提高深度时仍维持底部尺寸和侧壁完整。