铜缆还剩多少距离：200G 时代的光器件在赌什么

编译自 MDPI Photonics 2026, 13(1), 90　·　开放获取 CC BY 4.0

把 AI 集群做大，难点常常不在算力芯片本身，而在芯片之间怎么连。一条直连铜缆在 100 Gbps 每通道的速率下能跑 4 到 5 米，速率翻到 200 Gbps 每通道，这个距离掉到 1 到 2 米。铜互连因此把 XPU 的连接范围限制在一到两个机架之内，单跳能挂上的加速器数量被距离卡死了。

距离决定了要不要用光

博通公司的一篇论文把这个边界讲得很清楚。当前 100 Gbps 每通道的直连铜缆受抖动和插入损耗限制，可用距离 4 到 5 米；下一代 200 Gbps 每通道的 SerDes 在奈奎斯特频率处插入损耗更高，铜缆距离被压到约 1 到 2 米。加装重定时器可以把距离延伸到 7 米，代价是额外的成本与功耗。

光互连支持 50 米以上的距离，而且能带来一个更重要的变化：网络解耦。交换机和 XPU 服务机架可以分开布置，单跳之内做 8 到 10 个服务器机架的全互联，XPU 数量只受交换机 radix 的限制，不再受线缆长度限制。论文给出的需求侧指标是，未来 XPU 带宽将超过 50 Tbps，对应需要超过 0.6 Tbps/mm 的逃逸带宽密度。

图1　铜互连与光互连的距离边界对比（依据原文第 4 节数据绘制）

200G 对 VCSEL 提了三个硬指标

论文的目标是 850 nm 氧化型 VCSEL 在 106 GBd 波特率下跑 PAM4，对应每通道 200 Gbps。仿真给出的门槛有两条：负 3 dB 带宽需要大于 35 GHz，相对强度噪声需要低于 -152 dB/Hz。

设计优化集中在四个方面。提高微分增益，把最大共振频率和带宽顶上去；改善 p-n 结里的载流子传输；优化腔失谐，也就是法布里珀罗腔共振波长与材料增益峰之间的位置关系，它决定阈值电流随温度的行为；改善热阻，把工作偏置下的结温降下来。工艺上沿用已在量产的 100 Gbps PAM4 VCSEL 的外延与产线流程，氧化孔径通过沟槽刻蚀后湿法侧向氧化形成，并用多能量注入工艺降低焊盘电容。反射镜部分则采用热阻抗更低的分布式布拉格反射镜，用来对抗小尺寸器件本身的高热阻。

实测结果与仿真基本对得上。在 8 mA、9 mA、10 mA 三个偏置点上，负 3 dB 带宽全部超过 35 GHz；9 mA 偏置下相对强度噪声低于 -152 dB/Hz，此时光功率大于 3 mW、电压约 2.5 V。大信号测试用 106.25 GBd 的 PAM4 信号，在 2 米、30 米标准 OM4 和 50 米定制光纤三种链路下眼图都保持张开。

误码率这条曲线更能说明进展。2024 年 3 月的 OFC 上，未纠正误码率低于 1E-6；同年 9 月的 ECOC 上低于 1E-7；2025 年 3 月的 OFC 上做到约 1E-8，并在 50 米 OM4 链路上跑 9 小时流量，只出现最多 5 个可纠正帧错误，没有不可纠正错误。可靠性方面，已出货的 50G 与 100G VCSEL 通道累计超过 1 亿个、超过 5 万亿器件小时，现场零返回，器件失效率 低于 0.1 FIT。新一代器件的加速老化测试在 100 ℃、9 mA 恒流下进行，退化趋势与 100G 产品类似。

省掉 DSP 的那套账

论文提出的近封装光学方案，是这套器件指标最终要落地的地方。一个自包含封装里放四组 1 乘 8 的 VCSEL 阵列与对应驱动芯片、四组 1 乘 8 的光电探测器阵列与对应跨阻放大器，再加一颗单片机。每通道 100 到 128 Gbps，单引擎总带宽 3.2 到 4.1 Tbps。按 18 个引擎、3 乘 6 的排布估算，占用面积约 120 mm 乘 60 mm，可以支撑 73.7 Tbps 的逃逸带宽，密度超过 0.6 Tbps/mm。

关键差别在电气链路上。光引擎距离 XPU 的 SerDes 最近 15 mm、最远 65 mm，从 XPU 到光引擎的通道总插入损耗在 106 Gbps 下是 6.6 dB，128 Gbps 下是 7.3 dB。而标准可插拔光模块从球栅阵列到驱动或跨阻放大器之间的损耗，按论文引用的 IEEE 口径是 8 到 16 dB。链路损耗低了，就不需要 DSP 芯片来做均衡，成本与功耗同时省掉一截。

能效账也算得出来。采用 CMOS 工艺的 VCSEL 驱动与跨阻放大器，包含 VCSEL 在内的整条链路能效约 1 pJ/bit。按 3.2 Tbps 换算，单个近封装光引擎的功耗在 4 W 以内。论文同时给出了硅光路线的对照值 5 到 10 pJ/bit，并解释差距来自单模分布式反馈激光器需要较高的驱动电流才能耦合进硅调制器。

图2　200G VCSEL 的指标门槛与近封装光学的插入损耗对比（依据原文第 2、3、4 节绘制）

论文对下一步的规划是继续评估近封装光引擎的整机失效率，把可靠性模型补齐。值得留意的是，这条路线的立足点并不是性能最优，而是把成熟的多模制造体系与 CMOS 驱动电路结合起来，用成本和能效去换市场位置。对光器件供应商来说，这意味着竞争重心从单通道速率转移到了封装形态与系统级能效上。