构建一个定制化的四板EEG采集平台：支持64个通道

大多数EEG开发平台在通道数量上存在限制，难以修改，或被封装为封闭系统。我们的目标是自主构建完整的采集链：低噪声的模拟前端、数字时钟与控制、高吞吐量的数据传输、电源系统、面向用户的I/O接口以及机械外壳。

核心设计目标是**单个模块实现64个同步通道**。每个模块使用**八个德州仪器ADS1299器件**，每块转换器提供八个通道。长期架构通过连接四个同步模块(一个主模块和三个从模块)实现**256通道**，而无需重新设计整个平台。

这并非单一的大尺寸PCB。我们有意将系统拆分为四块电路板，使每个部分均可独立组装、调试和修改：

**模拟板**：包含八个ADS1299前端、电极连接器、输入保护、参考/偏置电路，以及四个高密度连接线通往数字板。

**数字EEG板**：STM32监控、ECP5 FPGA模块接口、同步采样采集、缓冲、以太网PHY接口、FTDI FIFO接口以及模块间通信链路。

**主电源板**：保护性电源输入、电源选择及所需的稳压供电轨。

**主I/O板**：以太网、USB、调试/串流连接、用户按钮和状态访问。

分板设计也影响了外壳结构。200毫米的八角形模拟板位于底部，而数字EEG、主电源和主I/O板则安装在盖板上。当外壳闭合时，上层堆叠部分与模拟板垂直对齐。

系统架构

信号路径如下：

每个ADS1299可同时处理八个通道，因此八个转换器提供了单个模拟板的64通道容量。这些转换器按四个双设备组排列，每组均通过高密度接口与数字EEG板相连。FPGA负责确定性的采样时序控制和并行采样流的组织;STM32则负责配置管理、监控、板卡状态检测以及与FPGA之间的通信。

该数字电路板在开发过程中围绕ECP5 FPGA模块设计，使用iCESugar Pro进行FPGA的启动和调试。电路板还包含了用于以太网和FT2232H同步FIFO实验所需的物理接口。这些接口在最终作为连续EEG数据路径使用前，仍需独立验证。

采集控制流程设计得十分简洁，在启动阶段即可观察到：

当检测到配置或采样故障时，系统会将逻辑状态恢复至受控状态，而非允许部分帧样本进入数据流。这种结构使STM32承担明确的监督角色，而FPGA则负责处理对时间敏感的采集路径。

两级主从架构

“主”(master)一词在此项目中出现在两个不同位置，且区分至关重要。

单个模拟板内的ADS1299组织方式

一个64通道的模拟板包含八个ADS1299器件，按四组两器件的方式组织：

•一组为主+从转换器对;

•三组为从+从转换器对;

•以及在板级偏置/参考拓扑结构中，一个主器件和七个从器件。

此配置描述了单个模拟板上转换器之间的关系。它并不表示一个ADS1299直接代表主封装。

主从采集模块

在系统层面，每个封装代表一个64通道模块：

•主模块包含模拟板、数字EEG板、顶层电源板和顶层I/O板。

•从模块则自带模拟板和数字EEG板，但使用普通盖板，不重复使用顶层电源或顶层I/O板。

•垂直堆叠连接用于在相邻模块之间传输时序和数据。

•首个扩展目标是1个主模块加1个从模块，可实现**128通道设计容量**。

•长期目标是1个主模块加3个从模块，可实现**256通道设计容量**。

•上述通道数量为设计容量，尚未实现多模块同步采集。

为何选择ADS1299

ADS1299是一款八通道、同时采样、24位差分-积分式模拟前端，专为脑电图(EEG)及其他生物电位测量而设计。它将转换器、可编程增益、输入复用、偏置驱动支持、引线关闭功能以及内部测试功能集成于单一器件中。这使其成为高密度多通道电路板的理想基础，同时仍需在系统层面解决时序、同步、电源、PCB布局及数据传输等问题。

我们的模拟板设计用于八个ADS1299器件，但首块电路板将故意从**一个转换器**开始。在其余七个器件安装之前，会先验证该单一路径上的电源轨、参考节点、时钟信号、寄存器读取反馈、内部测试信号以及已知的差分输入。

从原理图到实际硬件

该项目通过多个并行工作流推进：

1. 设计了四块定制PCB，用于模拟采集、数字控制、电源以及前面板I/O。

2. 数字板、电源板和I/O板已制造并组装，用于早期的板级测试。

3. 已建立STM32与FPGA之间的通信，并检查了电源板的导轨。

4. 使用了一个独立的转换器测试平台来开发可重复的采集和串行捕获工具。

5. 一个大型的Altium装配模型被简化为可管理的机械参考模型。

6. 在FreeCAD中开发了一个两块板的封装结构，并根据实际电路板、连接器位置和安装孔反复进行修改。

该数字堆叠采用垂直板对板连接方式，而非松散布线。这使得最终模块更加紧凑，但也导致机械对准要求极为严格：PCB安装柱、矩形堆叠通道以及连接器中心在X、Y和Z方向上必须完全一致。

首次PCB调试

第一个硬件阶段专注于在定制ADS1299模拟板被装入之前，对三个上层电路板进行检查。我们逐块检查每块PCB，使用限流台式电源为堆叠供电，并通过J-Link配合iCESugar Pro接口对STM32和FPGA路径进行调试。

早期的照片也保留了各块已制造电路板在组装成垂直堆叠前的状态：

初步检查确认了电源和复位过程，并验证STM32与FPGA能够正常通信。在调试过程中发现并修正了两个引脚之间的短路问题。同时记录了FPGA核心域约1.2 V、I/O域约3.3 V的测量值，以及有效的PHY复位电平。这些检查未能证实以太网数据包的传输，因此以太网仍被视为一个独立的验证里程碑。

基于不完整的机械数据构建外壳

原始的Altium STEP装配文件约123 MB，包含大量与外壳无关的几何信息：单个电阻、电容、IC芯片体及其他小型元件。我们生成了一个轻量级的机械参考模型，保留了PCB轮廓、重要连接器、安装孔以及保守的元件高度封装。

最终外壳为两件式八角形FDM设计，尺寸约为**221 × 221 × 61.5毫米**：

- **底部半部分**承载八角形模拟板;

- **盖板**则容纳数字EEG板、顶部电源板和顶部I/O板;

- 八个径向开口用于接入模拟板上的DB25-PL-24接口;

- 两个矩形通道与模拟板中央的数据/电源堆叠孔对齐;

- 八个专用模拟板支架与最新裸板STEP模型中的孔位对应;

- 四个独立的机箱螺丝将两个外壳半部分固定闭合。

在不改变连接器接口的情况下，增加了通风槽、嵌入式标签、电路脑标志以及圆角外饰细节。

较大的尺寸是刻意设计的：模拟板宽约200毫米，其周围分布着八个DB25接口。一个Bambu Lab尺寸的256毫米构建板，可以分别容纳每个221毫米的外壳半部分。

第一个打印的盖板——以及它教给我们的东西

第一个打印的盖板证实了整体八边形结构、凸起的I/O区域、通风设计、雕刻标签和电路板插槽都可以作为单一FDM部件制造。它也让我们首次真正看到了接口层次结构：底部为模拟接口，盖板上方为电子元件，而网口/USB按钮则位于凸起的顶部表面。

物理堆叠还揭示出，当前的STEP装配图并未准确反映最新Top I/O板的底部连接器位置。仅移动网口开口无法修正整个I/O板;PCB、安装柱、USB接口、按钮、凸起腔体、标签和取样孔都需要同步移动。

以实际电路板照片及其50×50毫米的轮廓作为尺度参考，最新的CAD修改将整个Top I/O组件向外移动约**11.38毫米**，向横向移动**0.35毫米**，使底部连接器与数字EEG板连接器对齐。由于此修正基于图像计算得出，因此仍属于适配检查版本，直到通过直接测量或更新后的生产STEP模型确认后才会正式确定。

这正是我们把外壳视为工程原型而非后期添加的装饰性部件的原因。每一次打印都会将真实信息反馈回PCB堆叠模型中。

当前测试平台

除了定制电路板外，我们还开发了独立的固件和测量工作流转换测试装置。原始的ADS1299测试设备已失效，目前重复使用的实验台采集设备采用ADS1296芯片。该设备可用于测试SPI通信、数据就绪时序、帧化串行传输、CSV捕获以及信号分析工具，但不会作为最终的ADS1299性能指标展示。

ADS1296板连接至STM32 NUCLEO-H7A3ZI-Q开发板。一个47 kΩ/49.9 Ω分压器将函数发生器信号在转换器输入端降至微伏量级。电流控制捕获功能使用2.048 MHz的外部时钟、2 kSPS的数据速率以及ADS1296内部4 V参考电压。测试包括内部短路通道和已知的差分正弦输入，如5 Hz、10 Hz和40 Hz情况。保存的捕获数据包含通道信息、采样序列、转换器状态、增益、参考电压、原始代码及计算出的输入电压。

当前诊断固件可实现以下功能：

- 通过受控上电序列启动转换器;

- 验证设备身份及配置寄存器读取结果;

- 捕获数据就绪事件及连续采样帧;

- 选择并标记通道和输入模式;

- 以带序列号、时间戳、状态和CRC的帧形式传输采样数据;

- 保存解码后的捕获数据，用于时域和频谱分析。

该固件发送包含头部、数据类型、序列号、毫秒级时间戳、输入模式、活动通道、三个状态字节、六个有符号的24位通道字、捕获标志、CRC-16和尾部的41字节主机数据包。此外层串行数据包不应与转换器的原始SPI帧混淆。ADS1296 为六个通道生成一个21字节的转换器帧，而目标型号ADS1299则使用27字节的帧来处理八个通道。

此前在500 SPS采样率和增益-1缩放条件下进行的诊断测试显示，正常输入捕获中存在49–50 Hz的较大成分。内部短路的捕获信号则小得多。这些图表有助于揭示拾取噪声和测试夹具的局限性，但并非最终的噪声结果。较新的2 kSPS采样率测试采用了改进的标签、更长的记录以及已知的输入元数据，以便后续ADS1299测试能够遵循相同的可重复流程。

在首台设备组装完成后，将对定制的模拟板进行ADS1299专用配置、增益设置和噪声测量的重复测试。

已实现的功能包括：

- 已完成数字EEG、Top Power及Top I/O电路板的制造;

- 数字堆栈已完成板级电源与复位检查;

- STM32与FPGA之间的通信功能已验证。

- 诊断逻辑的FPGA综合、布局布线和比特流生成已成功完成。

- 在独立的ADS1296测试配置上实现了结构化的ADC捕获流水线。

- 设计并导出了两件式外壳，格式为FreeCAD、STEP和STL文件。

- 已完成首个大尺寸盖板/外壳的适配检查打印。

- 将模拟板上的孔位、DB25接口、中央堆叠通道以及上板安装特征纳入后续外壳版本中。

该系统目前是一个工程和教育用途的原型，已使用内部已知测试信号和受控的实验台输入进行测试。它并非医疗器械。

本文编译自hackster.io