如何选择 MOSFET – 开关电源应用

在当前市场上，高性能功率 MOSFET 最常见的用途或许也是选择最合适的 FET 的最大挑战。性能、价格和尺寸之间的权衡从来没有比开关模式电源 (SMPS) 中使用的 MOSFET 更混乱。

遍历一个详尽的 SMPS 拓扑列表，包括隔离的和非隔离的，并列出每个拓扑最重要的考虑因素，这可能需要一个新奇的 - 一个比我这样的简单营销工程师拥有更多技术知识的应用程序专家。但我确实希望在本博客的后续段落中，我可以提供至少一些技巧和陷阱来避免。

当今市场上的大多数 SMPS 应用都在相对较高的频率下运行，从 100kHz 一直到兆赫兹范围。这意味着，与电机控制等低频应用不同，FET 的选择不仅仅与电阻和传导损耗有关。频率越高，开关损耗越大，这意味着性能最佳或效率最高的 FET 是在低栅极（和其他）电荷和低导通电阻 R DS(上）。

说到电荷，也不一定全都与栅极电荷有关。栅极电荷 Q G决定了 FET 快速开启和关闭的能力，这是关闭越快、电压/电流重叠持续时间越短的硬开关应用的重要考虑因素。这就是为什么经典的 MOSFET 硅品质因数 (FOM) 为 R DS(ON) * Q G，最低值表示最佳性能。但其他开关参数可能同样重要，甚至更重要，具体取决于应用。在高端开关期间，由输出电容 C OSS决定的存储能量损耗 E OSS会对整体系统效率产生很大影响（参见图 1）。

图 1：降压转换器应用中控制 FET 的功率损耗击穿

为了实现当代电源能源标准要求的更高效率，MOSFET 正在取代过去由二极管维护的插座，以用作同步整流器开关（参见图 2）。对于同步整流器 FET，由 MOSFET 体二极管的反向恢复电荷 Q RR决定的反向恢复损耗通常是导致功率损耗的最大因素，仅次于这些传导损耗。对于此类应用，更相关的 FOM 是 R DS(ON) * (1/2 Q OSS + Q RR )。图 3 显示了典型同步整流应用中使用的 80V MOSFET 的功率损耗击穿情况。

图 2：在许多应用中，低电阻 MOSFET 代替整流二极管以提高效率

图 3：同步整流器的功率损耗击穿

在相应 FOM 相对相等的给定 FET 技术中，电阻越低，栅极电荷越高。因此，最有效的解决方案是优化传导损耗和开关损耗各自贡献的解决方案。

考虑一个最近的示例，其中 TI 客户希望推荐同步整流器 FET（针对给定的一组输入条件和特定的输出电流）。图 4 显示了可用的五种不同电阻 FET 选项各自的导通和开关损耗。请注意，在这些条件下，第四个和第五个选项产生的总功率损耗非常相似，两者之间的曲线或多或少是平坦的。但是，第五个选项是第四个选项的 2 倍。在 FET 技术中，电阻与裸片尺寸成反比，因此我们可以（正确地）假设第五个选项是一种更具成本效益的解决方案。

图 4：五种不同 MOSFET 选项的功率损耗——请注意，第四种和第五种选项的总损耗非常相似，尽管导通和开关损耗不同

最后要考虑的几点：

· SMPS 应用需要并联多个 FET 的解决方案并不少见，特别是对于同步整流器。请记住，FET 选项之间的电阻差异将缩小与我们并联的 FET 数量成比例的因子。但与此同时，电荷差异将乘以相同的因子，因此在一定数量的 FET 下，开关损耗将降低整体系统效率。

· 包装选择也很重要。虽然像晶体管外形 TO-220 和 D2PAK 等较旧的封装可以在内部安装大量硅芯片并消耗大量功率（尤其是安装到大型散热器的通孔器件），但它们的封装电阻也比四方扁平无引线高得多（ QFN）设备。此外，在高频下，MOSFET 的源极片电感等寄生元件开始发挥更大的作用，并对开关节点振铃和整体系统效率产生毁灭性影响。因此，QFN 封装（如 TI 的 SON5x6 或 SON3x3）可以实现比 TO 封装更高的功率密度，并且几乎总是更适合驱动几百到一千赫兹范围内的更高频率。

· 我们可以直接从 MOSFET 的数据表中辨别出一些关键的 SMPS 参数，例如 R DS(on)和 Q G 。数据表上的其他参数，如 Q RR和 Q OSS，则更加不可靠。因此，为了在不同的 FET 供应商之间进行公平的比较，最好获得板载的苹果对苹果的测量结果。