算力“突围”战，国产芯片如何跨越“千卡超节点”的验证鸿沟？

在先进制程受限的当下，中国AI计算芯片产业正经历着一场从“单点对决”到“集群突围”的范式转移。

全球AI竞赛进入“千卡级”规模训练集群，算力的指数级增长并未自动转化为系统效能的线性提升——想象一个由上千颗AI芯片组成的超节点，每颗芯片都在高速运转，却因互联效率低下而“各自为战”——这正是当前中国智算系统面临的现实困境——互联架构正成为制约中国智算芯片规模化部署的关键瓶颈。

可以说，没有高效的互联，就没有真正的千卡超节点。如何跨越从单卡到千卡超节点的技术鸿沟？上海合见工业软件集团有限公司（下文简称“合见工软”）直面这一挑战，在ICCAD2025上给出了答案。

展会期间，合见工软展台集中亮相了一套覆盖智算互联IP库与组网验证平台的完整技术栈及配套硬件平台。公司副总裁吴晓忠也在媒体专访中深入阐释了该方案如何打通从芯片到系统级验证的全链路，加速千卡超节点从概念走向落地。

算力新范式：用“堆叠+组网”对抗先进制程短板

“境外的先进工艺无法获得，境内受限于制造水平，单芯片面积无法做大。但在国内电力供应相对充足的背景下，通过‘堆叠+组网’的方式去换取算力，是一个必然的竞争趋势。”吴晓忠在采访中一针见血地指出了当前国产算力的生存与发展逻辑。

客观数据显示，国内主流智算芯片制程尚处于12nm与7nm的迭代阶段，而北美头部厂商已演进至5nm/4nm甚至更先进制程。受限于此，国产芯片在单卡算力密度、内存带宽尤其是Scale-up（垂直扩展）带宽方面，约为北美同类产品的40%。

如何弥补这巨大的差距？答案在于超节点。

吴晓忠以华为在今年7月发布的CloudMatrix架构为例，形象地解释了这一路径的可行性：“虽然单卡算力约为Nvidia产品的40%，但通过384张卡组成超节点集群，最终实现了相当于NV72架构1.7倍的算力。”这种“多卡如一卡”的架构创新，证明了通过大规模互联提升系统级性能，是国产芯片突围的有效路径。

行业预测，2025年中国智算芯片将全面迈入“千卡时代”。一个典型的基于51.2T交换芯片实现的1024卡全互联超节点，需要满足极低延迟（端到端跨交换机延迟约400纳秒）和极高可靠性。然而，这一愿景的落地，正面临着巨大的工程挑战。

迈入“千卡时代”：协议碎片化下的验证困境

“涉及超节点，基本上就是多卡互联。但目前市面上没有任何一家的硬件仿真平台，能够把整个超节点的设计一次性放进去，都需要做裁剪。”吴晓忠指出了当前EDA验证领域面临的物理瓶颈。

更为棘手的是协议的碎片化。与国外相对统一的标准不同，国内Scale-up协议呈现出高度离散的状态。“华为、阿里、中国移动等都在推动各自的标准协议。”吴晓忠表示，包括国际上并存着NvLink类、CXL、SUE以及各家私有协议，且更新极快。

这种现状给芯片设计公司带来了巨大的风险：

·验证盲区： 算力芯片与交换芯片属于异构互联，如果在设计阶段无法进行互联互通测试，投片后一旦发现协议不匹配，将面临巨大的沉没成本。

·透明度难题： 超节点要求做到对使用者“无感”，即数百张卡像一张卡一样工作。这对配套软件和互联IP的验证要求极高，特别是在组网过程中，芯片与以太网连接部分的验证负荷极重。

对此，合见工软提出了一种“既全且深”的解题思路——不仅提供工具，更提供连接真实世界的“桥梁”。

破局之道：从高性能IP到“真机”实战的闭环

面对“有协议无标准产品”和“仿真难”的痛点，合见工软展示了一套包含IP、硬件验证系统及封测和设计服务的组合拳。

首先是高性能互联IP的底层支撑。 据合见工软副总裁杨凯分享，合见工软已构建了支持内存语义和消息语义的超节点IP库。在7nm工艺下，其400G SUE Lite版本数字部分面积仅为0.76平方毫米，卡间直连延迟低于130纳秒。这套IP不仅支持ETH、RDMA等主流协议，还针对国内特定的Scale-up场景进行了深度优化，目前在国内同类IP市场中占据领先地位。

其次是独创的“真机”组网验证平台。 “我们是目前唯一一家既有超节点互联IP，又能做到大规模互联验证的公司。”吴晓忠强调了合见工软的差异化优势。

为了解决仿真环境与真实部署环境脱节的问题，合见工软打通了FPGA原型验证系统与真实交换机的连接。其验证平台可以直接对接博通、华为等主流厂商的51.2T以太网交换机。通过内置的Scale-Up Suite，平台能将原型中的低速信号转换为全速400G流量，在芯片流片前就完成全速功能的互联互通测试。

这种“真刀真枪”的验证方式市场反馈如何？答案建立在坚实的“信任基座”与“前沿落地”之上。

从基础工具链的维度看，合见工软已获得了市场的广泛信任。吴晓忠透露，过去三年，其硬件验证产品（UV APS/UVHS系列）累计出货量已超过1000台；而数字仿真软件UVS也在客户处经历了50多个项目、200多万个测试场景用例的打磨。这些庞大的存量市场和经过验证的稳定性，为复杂的超节点组网方案提供了可靠的“底座”。

而在具体的超节点组网应用上，该方案也已实质性落地。据合见工软副总裁杨凯在ICCAD主题演讲分享，2024年已有超过10家AI/GPU厂商采用合见的智算互联IP完成设计。其中，国内某头部GPU厂商已采用其IP完成首颗芯片投片及回片测试，各项指标全线达标；同时，该方案也已成功与Broadcom（博通公司）最新TH Ultra交换机完成了组网验证对接。

“从可用到好用，这是一个非常明确的商业逻辑。”吴晓忠总结道。在国产EDA行业经历“百家争鸣”后，市场正在进入“大浪淘沙”的整合期。合见工软通过紧贴国内“超节点”这一特定场景，不仅解决了客户“能不能用”的问题，更通过全流程的闭环验证，帮助国产芯片厂商在算力扩展的道路上走得更稳、更快。

随着2026年智算芯片预计迎来的爆发式增长，这种能够抹平工艺差距、确保系统级成功的验证方案，或将成为国产算力产业链中不可或缺的基础设施。