图3.23所示的电路,是一个16进制的反相器,用于产生30~160NS的延迟。每一级的延迟时间是5~35NS,具体数值由可变电阻的值决定。每一级的延迟时间不应该超过时钟周期的12%,以保重稳定工作。通过调整延迟级数(2或4)并
晶圆代工大厂联电(2303-TW)今天与DRAM模块厂力成(6239-TW)日本尔必达(Elpida)(6665-JP)共同宣布针对包括28奈米先进制程直通硅晶穿孔(TSV)整合技术进行合作。 联电执行长孙世伟表示,有鉴于摩尔定律的成长已经趋缓
力成董事长蔡笃恭今日表示,只要3D IC的TSV技术率先达成熟阶段,市场需求自然会浮现。(巨亨网记者蔡宗宪摄) 日本DRAM晶圆大厂尔必达(6665-JP),台湾晶圆代工大厂联电(2303-TW)以及DRAM封测大厂力成(6239-TW)今(21
随着半导体微缩制程演进,3D IC成为备受关注的新一波技术,在3DIC时代来临下,半导体龙头大厂联华电子、尔必达(Elpida)和力成科技将于21日,一起召开记者会对外宣布共同开发硅穿孔(TSV)3D IC制程。据了解,由联电以逻
研究机构iSuppli表示,力晶2010年首季销售季成长81%,已跃居全球第5大DRAM供应厂。全球DRAM产业首季营收比前1季成长8.8%,根据iSuppli的资料,前5大DRAM厂约占全球整体DRAM产业营收的91%,前2大厂三星电子(SamsungEl
全球第2大内存制造商HynixSemiconductorInc.17日宣布,该公司已与大陆厂商无锡太极实业(WuxiTaijiIndustryCo.)合作在江苏省无锡市建成第二座内存厂房,名称为「高科技半导体封装测试公司(HitechSemiconductorPackage
益华(Cadence)拓展与台积电合作范围,宣布支持台积电模拟/混合讯号(Analog/Mixed-Signal)设计参考流程1.0版,以实现28奈米制程技术。另一方面,TLM(Transaction-Level Modeling)导向设计与验证、3D IC设计实现以及整
茂德宣布成功在中科12吋晶圆厂试产尔必达(Elpida)的63奈米1Gb容量DDR3产品,预计8月开始会大量导入63奈米制程,年底前拉至3.5万片水平,同时预计在2011年下半导入45奈米制程,届时考虑将12吋晶圆厂的产能扩充至8万片
益华计算机(Cadence)宣布,TLM (transaction-level modeling)导向设计与验证、3D IC设计实现以及整合DFM等先进CadenceR设计技术与流程,已经融入台积电设计参考流程11.0版中。 Cadence的技术有助于28奈米TLM到GD
“健康”、“环保”是近年全球媒体报道中最热门的关键词之一,而这些热点概念背后是巨大的产业商机,具体到电子行业而言包括家用及便携医疗电子设备、低功耗节能技术,如智能电表等等。在首届深
国家电网信息通信有限公司副总工程师李祥珍日前透露,国家电网在2020前将投资4万亿元用于智能电网的建设。在国家电网看来,要建设以特高压电网为骨干网架、各级电网协调发展的中国特色坚强智能电网,其中物联网的应用
麻省理工学院(MIT)权威杂志“科技评论”(Technology Review)选出华裔科学家傅佳伟(Kevin Fu),为2009年度杰出创新家(2009 Innovator of the Year)。因为他发展出的科技可望对人类的未来造成重大影响。傅佳
联电(2303)、尔必达(Elpida)、力成(6239)等3家半导体大厂今(21)日将宣布策略合作,据了解,3家业者将针对铜制程直通硅晶穿孔(Cu-TSV)3D芯片新技术进行合作开发,除了针对3D堆栈铜制程之高容量DRAM技术合作
封测大厂硅品精密(2325)拿下超威(AMD)中央处理器(CPU)封测大单!超威5月中旬已对ODM/OEM厂及合作伙伴发出产品变更通知(PCN),将释出8款处理器委由硅品代工覆晶封测,主要集中在Athlon II X2及Sempron等两款处
封测厂等了多年的IDM厂委外释单,终于见到明显增加,而会让IDM厂如此「阿沙力」把订单大量丢出来的主要原因,却是2008年底至2009年初的全球金融海啸。如今,英特尔大量释出南桥及网络芯片委外,英飞凌、德仪等大厂也