当前位置:首页 > 模拟 > 模拟
[导读]本系统经多次实验室测试,可以对多种不同输出范围的模拟震动传感器进行信号采集,并且精度高、速度快。由于将采集得到的数据实时发送到以太网上,故通过连接在网上的工作站可同时对多套信号采集设备进行控制和记录,大大提高了系统的可扩展性。综上可以看出,本系统非常适合在对采集速度和传感器节点数量要求较高的测试领域应用。

在工程结构测试和分析中,震动信号的采集是一项基础性的工作,其采集的速度、精度和稳定度对测试的结果分析有重要的意义。震动数据分析技术的不断提高要求速度更快、精度更高、功能更强、成本更低的数据采集系统。AD7329恰好满足这些要求,它集成了可编程输入范围切换矩阵、高精度基准源和高性能A/D转换单元于一体,而Nios Ⅱ嵌入式软核CPU具有数据吞吐率高、配置灵活、可升级性强等特点,是一款性价比很高的微控制器,结合两者并通过高速SPI总线进行通信,构成了高速、高精度震动信号采集设备。

SoPC与Nios Ⅱ嵌入式系统简介
SoPC(System On Programmable Chip,可编程的片上系统)是Altera公司提出来的一种灵活、高效的SoC解决方案。它将处理器、存储器、I/O口等系统设计需要的功能模块集成到一个可编程器件上,构成一个可编程的片上系统。SoPC是PLD和ASIC技术融合的结果,可以认为SoPC代表了半导体产业未来的发展方向。


Nios Ⅱ系列32位RISC嵌入式处理器具有超过200DMIP的性能,在低成本FPGA中实现成本只有35美分。由于处理器是软核形式,具有很大的灵活性,可以在多种系统设置组合中进行选择,满足成本和功能要求。采用Nios Ⅱ处理器进行设计,可以帮助用户将产品迅速推向市场,延长产品生命周期,防止出现处理器逐渐过时的情况。

AD7329模/数转换器
AD7329是ADI公司推出的基于iCMOS(industrial CMOS)工艺的8通道12位精度1MSa/s采样速度的逼近型模/数转换器。iCMOS是一种结合了高电压CMOS和低电压CMOS的特殊工艺,使得高精度模拟器件操作电压的范围达到了33V,远远高于上一代器件所能承受的极限。由于采用了此种新的工艺,AD7329在实现双极性输入的同时提高了精度,并且减小了功耗和体积。


AD7329可以实现真正的双极性输入,并且具有4种可编程输入范围,即±10V,±5V,±2.5V和0~+10V,每个模拟输入通道可以被独立设置。同时模拟输入通道也可配置成单端输入模式、差分输入模式以及伪差分模式。该器件内置了一个2.5V的基准源,同时也允许外部基准的输入,在外部基准为3V时双极性模拟输入的范围是±12V。该器件采用的是SPI高速串行接口,总线时钟频率可以稳定工作在20MHz,在给ADC提供时钟的同时完成数据的传输。

系统原理与组成
系统组成框图如图1所示,包括Nios Ⅱ嵌入式处理器、Avalon总线、JTAG控制器和调试接口、SDRAM、DM9000A网络接口以及AD7329采样控制模块。

图1 系统结构框图


在A/D采样控制器的控制下,AD7329采集得到的电压信号通过SPI接口传送到控制器的FIFO中,当数据量达到FIFO的75%时,控制器产生中断,通知CPU读取数据。CPU收到中断后,启动DMA,将A/D采样控制器FIFO中的数据传送到以太网控制器的FIFO中,而后利用NicheStack协议栈采用UDP方式将数据发送到网上。JTAG控制器和调试接口用来软硬件调试和系统软硬件程序的配置。SDRAM用来运行软件程序和提供FIFO的物理空间。

AD7329与Nios Ⅱ接口的设计
1 接口硬件设计
SPI(Serial Peripheral Interface)即串行外围设备接口是Motorola公司推出的一种同步串行接口。SPI总线是一种4线同步总线,占用较少的I/O资源。Nios Ⅱ与外界SPI接口通信可采用软件控制I/O、Mege IP Core以及自定义外设等方法。


软件控制I/O是利用CPU执行程序来模拟SPI接口的时序从而完成通信,其特点是设计简单、使用方便,但是由于CPU长时间进行时序模拟,不能发挥出高速信号处理的优势,故不适合本设计;Mege IP Core是Altera公司(或第三方)推出的可以实现特定功能的IP核,通过将它集成到SoPC系统中,可以快速构成SPI接口,但利用此种方法只能完成基本的通信功能,不能实现更多的扩展,故本设计不采用;自定义外设即定制基于Avalon的用户外设,通过自行设计SPI硬件控制器,在实现通信功能的同时,使其具有采样通道控制、FIFO缓冲以及DMA功能,使CPU不再参与通信操作,而利用DMA中断进行采样数据的传输,可以极大的提高CPU利用率,故本设计采用此种方法。


本设计采用Verilog硬件描述语言对自定义的A/D采样控制器进行设计。如图2所示,控制器与Avalon总线通过data_bus、addr、pro_clk、WR、RD以及interrupt进行通信,接受CPU的控制指令和回传采样数据;控制器与AD7329通过miso、mosi、sclk以及CS进行通信,完成采集的控制和数据的传输。控制器设计好后利用SoPC Builder对其封装成一个元件(也可称之为IP核),而后可以像Altera提供的Mege IP Core外设一样使用。

图2 SPI原理图


2 接口软件实现
为了实现A/D采样控制器的功能,除了硬件设计外,还需要开发相应的硬件抽象层(HAL)驱动程序。HAL可以看作是一个支持应用程序开发的软件平台,它提供API函数接口,屏蔽硬件访问细节,虽然占用了一些额外的资源,但大大增加了应用程序的开发速度和可移植性。


驱动开发的第一步就是创建一个用于描述设备寄存器的设备头文件,在这个文件中应用清晰易懂的宏符号描述出寄存器集合,并给出其访问方法;第二步为创建驱动程序,即为应用程序编写API函数,用以完成控制器初始化、工作模式设定、SPI通信等功能;驱动程序开发完毕后,还需要把源程序文件放到约定的目录下,并为它编写一个简单的Makefile文件,这样,驱动程序才能编译到HAL系统库中。下面列出了主要的API函数:


bool Init_SPI(void);  //SPI控制器初始化,返回值为0表示成功,下同
bool Init_ad7329(void); //AD7329初始化
bool Set_ad7329_InputMode(unsigned int inputmode) ; //设置模拟输入模式
bool Set_ad7329_PowerMode(unsigned int powermode); //设置输入电源范围
bool Set_ad7329_WorkMode(char workmode,char startchannl,char number);
//设置工作模式:即所选通道、通道自动切换模式
int Set_ad7329_SampleStart(void); //开始采样,返回值为采样工作模式


3 仿真与测试
A/D采样控制器是在Quartus Ⅱ 7.2 SP3环境下设计的,在完成时序仿真后采用modelsim 7.2中进行功能仿真,仿真结果如图3所示。通过仿真结果可以看出,在CPU控制下,通过Avalon总线控制命令和数据传递给A/D采样控制器并写入到其内部寄存器中,在控制命令的作用下,完成AD7329的初始化、输入模式、输入电压范围和采样通道的选择,并开始进行采样。在采样数据达到预定数量时,interrupt变低,通知CPU启动DMA数据传输,而后,在DMA控制器的控制下,完成了数据的读取。

图3 SPI仿真时序图

结论
本系统经多次实验室测试,可以对多种不同输出范围的模拟震动传感器进行信号采集,并且精度高、速度快。由于将采集得到的数据实时发送到以太网上,故通过连接在网上的工作站可同时对多套信号采集设备进行控制和记录,大大提高了系统的可扩展性。综上可以看出,本系统非常适合在对采集速度和传感器节点数量要求较高的测试领域应用。

本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除。
换一批
延伸阅读

在这篇文章中,小编将对CPU中央处理器的相关内容和情况加以介绍以帮助大家增进对CPU中央处理器的了解程度,和小编一起来阅读以下内容吧。

关键字: CPU 中央处理器 晶圆

在桌面级处理器上,AMD多年来一直在多核上有优势,不过12代酷睿开始,Intel通过P、E核异构实现了反超,13代酷睿做到了24核32线程,核心数已经超过了锐龙7000的最大16核。在服务器处理器上,AMD优势更大,64...

关键字: AMD CPU Intel EUV

华为麒麟芯片(HUAWEI Kirin)是华为技术有限公司于2019年9月6日在德国柏林和北京同时发布的一款新一代旗舰芯片。华为麒麟在3G芯片大战中,扮演了“黑马”的角色。

关键字: 麒麟 CPU 华为Mate 50

据业内信息,近日ADM的一份内部报告显示,ADM正在计划降低其锐龙 7000 CPU的生产计划。现阶段全球市场PC的低迷和销量下滑,再加上AM5平台整体反响不佳等等一系列原因导致ADM采取这一行动计划。

关键字: PC ADM 锐龙 7000 CPU

北京2022年10月17日 /美通社/ --  "天下武功、唯快不破",数字经济时代尤甚。 数据极富价值,堪比新时代的石油。数字经济时代,数据价值如何快速、高效地释放显得尤为重要。自20...

关键字: 软件 IO SSD CPU

Linux内核是从V2.6开始引入设备树的概念,其起源于OF:OpenFirmware, 用于描述一个硬件平台的硬件资源信息,这些信息包括:CPU的数量和类别、内存基地址和大小、总线和桥、外设连接、中断控制器和中断使用情...

关键字: Linux内核 硬件 CPU

(微控制单元 MCU(Microcontroller Unit),又称单片机,是把中央处理器(CentralProcess Unit; CPU)的频率与规格做适当缩减,并将内存(memory)、计数器(Timer)、US...

关键字: 单片机 芯片 CPU

日前,澜起科技宣布其第三代津逮®CPU系列产品通过了VMware公司的产品兼容性认证,达到VMware ESXi 7.0 U3虚拟化平台的通用兼容性及性能、可靠性要求,满足用户的关键应用需要。

关键字: 澜起科技 CPU VMware兼容性

CPU内部自带的定时器模块,通过初始化、配置可以实现定时,定时时间到以后就会执行相应的定时器中断处理函数。硬件定时器一般都带有其它功能,比如PWM输出、输入捕获等等功能。但是缺点是硬件定时器数量少!!

关键字: 软件定时器 硬件定时器 CPU

为了提高代码密度,处理器选择支持16位的压缩指令集,因此程序会出现32bit和16bit同时出现的场景,32bit指令可能存在与32位地址边界不对齐的情况,E203采用剩余缓存技术(Leftover Buffer)。IT...

关键字: E203 CPU SMIC的64bit SRAM

模拟

31144 篇文章

关注

发布文章

编辑精选

技术子站

关闭