开关电源的PCB设计规范

在任何开关电源设计中，PCB板的物理设计都是最后一个环节，如果设计方法不当，PCB可能会辐射过多的电磁干扰，造成电源工作不稳定。特别是面临如今性能强大的开关稳压器和电源越来越紧凑，开关电源的开关频率越来越高。这使得PCB的设计越来越困难。本文就这一难题提出一些建议，希望对电子设计师们有所帮助。
　　考虑一个将24V降为3.3V的3A开关稳压器。设计这样一个10W稳压器初看起来不会太困难，设计人员可能很快就可以进入实现阶段。不过，让我们看看在采用Webench等设计软件后，实际会遇到哪些问题。如果我们输入上述要求，Webench会从若干IC中选出“Simpler Switcher”系列中的LM25576(一款包括3A FET的42V输入器件)。该芯片采用带散热垫的TSSOP-20封装。
　　Webench菜单中包括了对体积或效率的设计优化。设计需要大容量的电感和电容，从而需要占用较大的PCB空间。Webench提供如表1的选择。

　　
　　表1：
　　值得注意的是，最高效率是84%，且此最高效率是当输入-输出间的压差很低时实现的。此例中，输入/输出比大于7。一般情况下，可以用两级电路来降低级与级之间的比率，但通过两个稳压器实现的效率不会更好。

　　
　　图1：通过两个稳压器实现的效率不会更好。
　　接着，我们选PCB面积最小的最高开关频率。高开关频率最可能在版图方面产生问题。Webench可以生成带全部有源和无源器件的电路图。

　　
　　图2：简化的开关电源电路图。
　　图2所示的简化电路图对了解基本情况帮助甚大。看一看电流通路：把FET在导通状态下的回路标记为红色；把FET在截至状态下的回路标记为绿色。我们可以观察到两种不同情况：有两种颜色的区域和仅一种颜色的区域。我们必须特别关注后一种情况，因此时电流在零和满量程之间交替变化。这些是具有高di/dt的区域。
　　高di/dt的交变电流将在PCB导线周围产生显着的磁场，该磁场将成为该电路内其它器件甚至同一或邻近PCB上其它电路的主要干扰源。假定这不是交变电流，那么公共电流通路并不是太重要，di/dt的影响也小得多。另一方面，随着时间变化，这些区域将承载更大负载。本例中，从二极管阴极到输出以及从输出地到二极管阳极就是公共通路。当输出电容器充放电时，该电容会产生很高的di/dt。连接输出电容的所有线段必须满足两个条件：因为电流大，因此它们的宽度要宽；为了最小化di/dt的影响，它们又必须尽量短。
　　PCB版图设计要点
　　实际上，设计人员不应采用把导线从Vout和地引至电容的方法实现所谓的传统版图。这些导线将承载很大的交变电流，因此将输出和地直接连至电容端子是个更好的方法。这样交替变化的电流仅表现在电容上。连接电容的其它导线现在承载的几乎是恒定电流，因而与di/dt相关的任何问题得到了很好的解决。地是另一个经常被误解的难题。简单地在“第2层”放置一个地平面，并将全部地线连接到这一层不会有很好的效果。

　　
　　图3：将输出和地直接连至电容端子是个更好的方法。
　　让我们看看为什么。我们的设计例子有高达3A的电流必须从地流回源(一个24V汽车电池或一个24V电源)。在二极管、COUT、CIN和负载的地连接处会有较大电流，而开关稳压器的地连接流经的电流小。同样情况也适用于电阻分压器的参考地。若上述全部地引脚都连至一个地平面，将出现地线反弹现象。虽然很小，但电路中的敏感点(如借以获得反馈电压的电阻分压器)将不会有稳定的参考地。这样，整个稳压精度将受到极大影响。实际上，隐藏在第二层地平面中的源还会产生“振铃”现象，而且非常难以定位。
　　此外，大电流连接必定用到连接地平面的过孔，而过孔是另一个干扰和噪声源。把CIN地连接作为电路输入和输出侧所有大电流地导线的星型节点是个较好的解决方案。这个星型节点连接地平面和两个小电流地连接(IC和分压器)。

　　
　　图4：
　　现在地平面会很洁净：没有大电流、没有地线反弹。所有大电流地是以星型连接到CIN地。所有设计人员必须要做的事是使(全部在PCB顶层的)地导线尽可能短而粗。
　　需要检查的节点是那些高阻抗节点，因为它们很容易被干扰。最关键节点是IC的反馈管脚，其信号取自电阻分压器。FB管脚是放大器(如LM25576)或比较器(如采用磁滞稳压器的场合)的输入。在两种情况FB点的阻抗都相当高。因此，电阻分压器应放置在FB管脚的右侧，从电阻分压器中间连一条短导线到FB。从输出到电阻分压器的导线是低阻抗的，可用较长导线连至电阻分压器。这里要紧的是布线方法而非导线长度。而其它节点就并非如此关键了。所以不必担心开关节点、二极管、COUT、开关稳压器IC的VIN 管脚或者CIN。
　　布线方法
　　布线方法将给电阻分压器带来差别。该导线从COUT连至电阻分压器，它的地回到COUT。我们必须确保该回路不形成一个开放区域。开放区域会起到接收天线的作用。如果我们能保证导线下的地平面没有干扰，那么由导线和导线下的地以及第1层和第2层之间的一段距离围成的区域应该也是没有干扰的。现在明白了，为什么地不应放在第4层，因为距离显着增加了。
　　另一种方法是将电阻分压器的地连接布线在第1层，并且使两条导线并行并尽可能靠近以使区域更小。这些观点适用于信号流经的全部导线：传感器连接、放大器输出、ADC或音频功放的输入。应对每个模拟信号进行处理，以减少它们拾取噪声的可能性。

　　
　　图5：
　　只要有可能就尽量缩小开放的电路板区域面积的要求对低阻抗导线也同样适用；在这种情况我们有一个潜在的向PCB其它部分或其它设备发射干扰信号的源(“天线”)。需要重申的是，开放电路板区域面积越小越好。
　　另外两条导线也很关键，第一条是从IC的开关输出到二极管和电感节点；第二条是从二极管到该节点。这两条导线无论是在开关导通还是二极管流过电流时都有很高的di/dt，所以这些导线应尽可能短而粗。从该节点到电感以及从电感到COUT的导线就不那么关键。在本例中，电感电流相对恒定而且变化缓慢。我们所要做的是确保它是低阻抗点以最小化压降。
　　实际样例分析

　　
　　图6：比较好的开关电源版图设计。
　　图6是一个比较好的版图设计。主要元件是一款与外部FET配合使用并采用MSOP-8封装的控制器。注意CIN附近的空间，该电容的接地点直接连至二极管阳极。你无法使“电源地”内的导线更短！FET[SW]可向上移动几毫米以缩短阴极-电感-FET之间的导线。
　　COUT区域是看不到的。但我们可观察到电阻分压器(FB1- FB2)非常接近该IC。FB2与另一个独立的地平面连接，IC的地管脚也作同样处理。利用三个过孔把“信号”地连至地平面，而“电源”地也是利用三个过孔连接PCB的GND脚。这样，“信号”地就看不到“电源”地上发生的任何地线反弹。